Selección automática de topologías
Abstract
Se presenta una herramienta para la selección de topologías a partir de unas especificaciones de entre un conjunto de topologías alternativas fijas empleando lógica borrosa. Las reglas de decisión empleadas pueden proceder del conocimiento de un diseñador experto o ser generadas automáticamente mediante un procedimiento de aprendizaje a partir de los resultados de la optimización de una rejilla de especificaciones. Se muestran una serie de ejemplos que reflejan la capacidad de la herramienta para aprender la elección de celdas analógicas.
Full text
Selección Automática de Topologías A. Torralba, J.Chávez, L.G.Franquelo D epto . de Ingeniería de Sistemas y Automática Escuela Superior de Ingenieros de Sevilla FAX. 34-5-4556849 E-mail: leopoldoillgte.esi . us.es Resumen Presentamos a continuación una herramienta para la selección de topologías a partir de unas especificaciones de entre un conjunto de topologías alternativas fijas empleando lógica borrosa . Las reglas de decisión empleadas pueden proceder del conocimiento de un diseñador experto o ser generadas automáticamente mediante un procedimiento de aprendizaje a partir de los resultados de la optimización de una rejilla de especificaciones. Se muestran una serie de ejemplos que reflejan la capacidad de la herramienta para aprender la elección de de celdas analógicas. 1 Introducción A m en ud o el punto de entrada del proceso de diseño son unas determinadas especificaciones que se quiere verifique el bloque que se va a co nstruir. Para ello podríamos: • Disponer de una librería de topologías . • Construir una topología mediante la composición de bloques elementales. Otra forma de proceder sería la de disponer de un sistema que dispusiera de una base de datos (aprendida) que permitiera estimar la bondad con la que el diseño se ajusta a las especificaciones que se le piden, evaluar dicho ajuste para las diferentes topologías y seleccionar la de mejor ajuste. Las selección de topología ha sido enfocada hasta ahora desde varios puntos de vista: • Árbol de decisión de bloques Este es el caso de OASYS[3] • Árbol de decisión de topologías Este es el caso de OPASYN[4] - 354- • Sistemas expertos Este es el caso de BLADES[2] y PROSAlql] Entre las ventajas que presenta la selección empleada en FASY destacan: • La inserción de una nueva topología es extremadamente sencilla. Consiste en describir su composición y conexionado, existiendo la posibilidad de: Inicializar la base de conocimiento en lo que respecta a dicha topología. Dejar que el sistema analice automáticamente las posibilidades de dicha topología. • La base de conocimiento se puede actualizar en caso de un cambio de tecnología de forma inmediata. Al disponer de un sistema de aprendizaje, el sistema puede ser entrenado para que tome una nu eva tecnología. • La decisión de la topología a emplear es del diseñador. Pudiendo éste evaluar entre varios resultados próximos, mientras que un programa elegiría el numéricamente más próximo. 2 Selección de topología mediante sistema borroso Consideremos el proceso de selección de una topología entre un conjunto de topologías prefijadas [5] . De hecho este proceso es el seguido por un diseñador experto, que selecciona la topología que estima es la que va a satisfacer las especificaciones. Sólo en el caso de que las topologías conocidas no cumplan los requisitos impuestos es cuando se procede al diseño de una Un ueva topología" . Las topologías elegidas corresponden a tres amplificadores operacionales: OTA, BTS y
CASo La inferencia borrosa empleada se apoya en una serie de reglas de decisión cuyos an· tecedentes y consecuentes son términos borrosos: SI ganancia es grande Y área es pequefia ENTONCES topolog1a 1 es muy adecuada 3 Procedencia del conocimiento El conocimiento del sistema puede ser obtenido por dos caminos: • directamente de un diseñador experto como se muestra en [Tab 1]. ~ a, P M G ~ P M G P MG MG M P MG G P M MG G P M G M VS G G M VS G ·M P VS 81$ CAS I~ aB p M G P MG G P MG MutOflt'ldl G 0_ M MG G P M _ G MG M P P - vs ... _ • Para cada celda y cada posible topología se realiza un proceso de optimización, obteniéndose una celda dimensionada con unas determinadas especificaciones obtenidas así como una función de coste. La superficie correspondiente a cada topología consta de 100 diseños, para su generación ha necesitado 6 horas en una estación de 96 MIPS. Debe comentarse, no obstante que este proceso debe de realizarse sólo una vez para una tecnología dada. Estas superficies [Fig 1] pueden ser almacenadas como reglas de decisión empleando un proceso de aprendizaje basado en retropropa. gación. ITS orA Figura 1: Superficies de decisión para tres topologías de amplificadores operacionales, suponiendo un área activa especificada inferior á 5000l'm2 OTA Referencias Tabla 1: Reglas de decisión definidas por un diseñador experto. El contenido de las mismas es la adecuación de cada topología en función de las especificaciones ganancia y frecuencia unitaria, suponiendo que el área activa es elevada • automáticamente a través de los resultados obtenidos con diseños anteriores obtenidos mediante la optimización de un diseño para unas determinadas especificaciones. Se aplica debido a: la falta de experiencia la colisión entre especificaciones. Para esta última alternativa se ha dotado al sistema de capacidad de aprendizaje automático mediante el empleo de técnicas neuro-borrosas. Para la generación automática de reglas se realiza el siguiente proceso: • Se divide el espacio de especificaciones en una retícula adecuada, donde cada celda representa un conjunto de especificaciones deseado. -355- [1] R.J. Bowman and D.J. Lane. A knowledgebased system for analog integrated circuit designo Prac. IEEE Int. Conf. Computer-Aided Design, 1985. [2] F. El-Turkey and E.E. Perry. Blades: An artificial intelligence approach to analog circuit designo IEEE Transactions on Compute,.... Aided Design, CAD-8(6):680-692,jun 1989. [3] R. Harjani, R.A. Rutenbar, and L.R. Carley. Oasys: A framework for analog circuit synthesis. IEEE Transactions on Compute,.... Aided Design, CAD-8(12):1247-1266, Decem be. 1989. [4] H.Y. Koh, C.H. Sequin, and P.R. Gray. Opasyn: A compiler for emos operational amplifiers. IEEE Transactions on Computer- Aided Design, CAD-9(2):1l3-125, February 1990. [5] D. Thomas. The automatic synthesis of digitalsystems. Prac IEEE, 69, October 1981.