Control del Equilibrio de las Tensiones de los Condensadores Flotantes en Convertidores Multinivel de Capacidades Flotantes

Control del Equilibrio de las Tensiones de los Condensadores Flotantes en Convertidores Multinivel de Capacidades Flotantes J.I.Leon, R.Portillo, J.A.Sanchez, J.M.Carrasco and E.Galvan Departamento de Ingeniería Electrónica/Universidad de Sevilla, Sevilla, 41092, España Abstract — Los convertidores de capacidades flotantes multinivel se presentan como una alternativa a otro tipo de topologías multinivel presentando ciertas ventajas. Sin embargo, presentan desventajas como el desequilibrio de tensiones de los condensadores flotantes introduciendo distorsión en las tensiones moduladas por el convertidor. Se presenta en este trabajo un algoritmo para controlar el equilibrio de estas tensiones. Este algoritmo se basa en la elección de los estados de los transistores dentro de la secuencia de conmutación usando modulación Space Vector. Este algoritmo es completamente general siendo aplicable a cualquier número de niveles e independiente de la carga. Se presentan todas las expresiones matemáticas necesarias para el control mostrándose resultados de simulación para demostrar el buen funcionamiento de la estrategia de control propuesta. Se muestran los límites de controlabilidad del algoritmo comparándolo con los límites obtenidos para otras topologías de convertidores multinivel. I. INTRODUCCIÓN Los convertidores multinivel de capacidades flotantes (FCC) usan varios condensadores flotantes en cada fase para obtener diferentes niveles de tensión de salida [1]. Un convertidor FCC de N niveles se muestra en la Fig. 1. La topología FCC multinivel se obtiene gracias a conectar varias celdas básicas en serie. De hecho, una gran ventaja de los convertidores FCC es su modularidad. Una celda básica de capacidades flotantes se muestra en la Fig. 2. Cada celda básica se construye gracias a dos transistores de potencia comandados por una única señal de disparo binaria Sxi (‘1’ significa que el transistor está conduciendo y ‘0’ implica que el transistor no conduce). De este modo, el estado de cada celda básica puede definirse con un único bit. Por tanto, en una fase de un convertidor FCC de N niveles (ver Fig. 1) hay únicamente 2N-1 posibles configuraciones en las conmutaciones del convertidor y pueden ser definidas con N-1 bits. Fig. 1. Una fase del convertidor de N niveles con topología de condensadores flotantes. Fig. 2. Celda básica para construir un convertidor multinivel con topología de condensadores flotantes. Un modo sencillo de calcular las tensiones de salida de fase con respecto al punto medio del DC-Link (denominado punto 0 en este trabajo) usando los valores binarios de cada celda (Sxi) es la siguiente: 2 0(1)(1)11 1 ()() 2 N DC xxixixixixixx i V VSSSSVSS - ++ = =-+- å (1) En convertidores FCC multinivel se pueden considerar varios ratios de tensión Vx1:Vx2:Vx3:…: VxN para los condensadores flotantes. El ratio convencional presenta tensiones en las capacidades flotantes del tipo N:N-1:…2:1 (llamadas en este trabajo ratio de tensión OFBCS). Sin embargo, en [2] se presentaron nuevos ratios de tensión con el objeto de alcanzar más niveles de tensión a la salida del convertidor con el mismo número de dispositivos. En [2][3], una comparación entre diferentes ratios de tensión se presenta usando el concepto “Full Binary Combination Schema” (FBCS) demostrándose que se consiguen obtener más niveles de tensión a la salida del convertidor con los mismos dispositivos únicamente cambiando las tensiones de las capacidades flotantes. De hecho, varios ratios de tensión consiguen más niveles de tensión de salida que el ratio OFBCS. Por tanto, a primera vista mejoran el comportamiento de los convertidores FCC multinivel porque mejoran las formas de onda de salida del convertidor sin incrementar el coste. Esto no realmente cierto porque al introducir nuevos ratios de tensión, se incrementa la tensión que debe soportar cada transistor de potencia aumentándose con ello el coste del convertidor. II. RATIO DE TENSIÓN OFBCS En primer lugar, se pretende estudiar el comportamiento del ratio de tensiones convencional OFBCS. Se puede definir el estado de la fase x (PSx) como un valor entero que muestra el nivel de tensión de salida. PSx igual a cero implica que la fase x presenta el mínimo posible nivel de tensión de salida. Usando esta definición las tensiones de fase de salida Vxo y el factor PSx se pueden determinar usando la siguiente expresión. 1 1 0 12 N xxi i DCDC xx PSS VV VPS N - = = =×- - å (2) En la Fig. 3 se muestra un convertidor OFBCS-FCC de tres niveles. Estudiando este caso, se pueden calcular las posibles tensiones de salida del convertidor dependiendo de los estados de los transistores. Los resultados se muestran en la Tabla I. Se puede observar que para el caso de tres niveles, dos configuraciones diferentes de transistores obtienen el mismo estado de salida de la fase. Incrementando el número de niveles del convertidor, la posibilidad de que esta redundancia en la conmutación de transistores aparezca aumenta. Esta propiedad no aparece en otro tipo de topologías de convertidores multinivel como los convertidores Diode- Clamped. Fig. 3. Una fase del convertidor de 3 niveles con topología de condensadores flotantes usando el ratio de tensiones OFBCS. TABLA I POSIBLES TENSIONES DE SALIDA DEPENDIENDO DE LA CONMUTACIÓN DE TRANSISTORES PARA UN CONVERTIDOR OFBCS-FCC DE TRES NIVELES Configuració n SX1 S X2 Tensión fasex-0 (Vx0) Estado de la fase x (PSx) 0 0 0 -VDC/2 0 1 0 1 0 1 2 1 0 0 1 3 1 1 VDC/2 2 En general, para un convertidor OFBCS-FCC de N niveles, el número de configuraciones de transistores redundantes para obtener el estado de fase k (RPSk) se puede calcular gracias a una permutación con repetición de k elementos tomados en grupos de N-1 elementos. ( ) ( ) ,1 1 1! !1! kNk kN N RPSP kNk -- - - == -- (3) Mediante la expresión (3) se puede concluir que incrementando el número de niveles del convertidor, la redundancia en configuraciones de transistores aumenta. Este fenómeno se muestra en la Fig. 4. Fig. 4. Número de configuraciones de transistores redundantes para obtener el estado de fase k en convertidores multinivel OFBCS-FCC. III. OTROS RATIOS DE TENSIÓN EN LOS CONDENSADORES FLOTANTES El algoritmo de control propuesto se basa en la existencia de redundancia en las configuraciones de transistores. Considerando otros ratios de tensión en los condensadores flotantes, esta propiedad no aparece. Por tanto, si se usa un ratio de tensión distinto al OFBCS, el algoritmo de control del equilibrio de las tensiones flotantes se hará menos eficiente. Así, en este trabajo se asume que se trabaja con convertidores multinivel OFBCS-FCC. IV. ALGORITMO DE CONTROL DEL EQUILIBRIO DE TENSIONES Este trabajo asume que un algoritmo de modulación Space Vector calcula la secuencia de conmutación para generar una determinada referencia. El algoritmo de modulación utilizado fue presentado en [4] y destaca por su simplicidad y bajo coste computacional. Si se representa el espacio de estados de un convertidor multinivel representando las tensiones fase-neutro en coordenadas abg, aparecen una serie de vectores de estado redundantes. En la Fig. 5, se muestra el espacio de estados de un convertidor de tres niveles obteniéndose un estado redundante triple y seis dobles. Fig. 5. Espacio de vectores de estado para un convertidor de tres niveles. Aparecen vectores de estado con redundancia doble y triple. Por otro lado, como se ha mostrado anteriormente, en convertidores multinivel OFBCS-FCC un determinado estado en una fase se puede obtener con diferentes configuraciones de transistores debido a la presencia de este tipo de redundancia. Así, para convertidores OFBCS-FCC existen dos tipos de redundancia: 1. Redundancia en los vectores de estado: Considerando el sistema trifásico, varios vectores de estado obtienen las mismas tensiones fase-neutro de salida. Esta redundancia aparece en otro tipo de convertidores multinivel como la topología diode-clamped y se observa en el espacio de estados del convertidor (ver Fig. 5). 2. Redundancia en la configuración de transistores para cada fase: Un mismo estado para una fase se puede obtener con diferentes configuraciones de los transistores de esa fase. Por tanto, ambas redundancias pueden ser tenidas en cuenta para desarrollar un algoritmo de control para alcanzar el equilibrio de las tensiones de los condensadores flotantes. Este algoritmo escoge los mejores estados redundantes dentro de la secuencia de conmutación para minimizar el desequilibrio tanto como sea posible en cada instante. El concepto para alcanzar el equilibrio fue presentado en [5] para convertidores multinivel diode-clamped pero en convertidores OFBCS-FCC la redundancia en las configuraciones de transistores de una fase introduce nuevos grados de libertad en la determinación de la secuencia de conmutación. Para presentar el algoritmo de control propuesto, se hace necesaria la definición para la fase x del factor FCxi que depende de los estados de dos celdas adyacentes (celdas i e i+1) en el convertidor OFBCSFCC. (1) (1) (1) 0, 1, 1, xixi xixixi xixi SS FCSOFFandSON SONandSOFF + + + ì= ï ï =-== í ï == ï î (4) Usando este factor, el cálculo de las corrientes que circulan a través de cada uno de los condensadores flotantes es muy simple. En general, para N niveles, se puede demostrar que estas corrientes cumplen la siguiente expresión. ===- 1,...,2 xi Sxixixix dV iCFCiwithiN dt (5) Por otro lado, en convertidores multinivel FCC usando el ratio de tensión OFBCS, se define el desequilibrio del condensador Cxi en la fase x como la diferencia entre el valor real de dicha tensión y su valor deseado. (1) 1,...,2 1 xixiDC Ni VVVwithiN N -- D=-=- - (6) El algoritmo de modulación Space Vector determina la secuencia de conmutación que debe aplicarse en el convertidor en el siguiente periodo de muestreo. El algoritmo de equilibrado estudia los vectores de estado de esta secuencia de conmutación y aplica las propiedades de redundancia para minimizar y compensar los errores en tensión en los condensadores flotantes. El algoritmo propuesto estudia los vectores de estado de la secuencia uno a uno siguiendo el diagrama de flujo mostrado en la Fig. 6. En primer lugar, el algoritmo de equilibrado estudia para cada uno de los vectores de la secuencia de conmutación sus posibles vectores de estado redundantes. Cada vector de estado redundante puede obtenerse con diferentes configuraciones de transistores y todas las posibilidades son tenidas en cuenta. Finalmente, el algoritmo calcula cuál es la mejor configuración de transistores en cada fase para todos los vectores de estado de la secuencia de conmutación para equilibrar las tensiones de los condensadores flotantes. El algoritmo escoge para cada fase aquella configuración que minimice la suma de los productos de las corrientes que circulan a través de los condensadores Cxi y de sus desequilibrios. Esta suma se define como G y está relacionada con la energía almacenada en el sistema [3][6]. - = =D å 2 1 N Sxixi i GiV (7) ... ... Fig. 6. Diagrama de flujo utilizado por el algoritmo de control del equilibrio de tensiones. Se estudian todas las posibilidades teniendo en cuenta todas las redundancias. En este momento, el algoritmo conoce la mejor configuración de transistores para cada fase para generar la secuencia de conmutación indicada por el algoritmo de modulación Space Vector minimizando el factor G. V. EJEMPLO PRÁCTICO DE FUNCIONAMIENTO DEL ALGORITMO Para mostrar el funcionamiento práctico del algoritmo propuesto, se presenta un ejemplo para un convertidor OFBCS-FCC de tres niveles. Observando la Tabla I, esta topología presenta redundancia cuando en la fase hay que imponer el estado ‘1’. En el ejemplo propuesto, se considera que el algoritmo de modulación determina la secuencia de conmutación y uno de los vectores de estado es el vector {101} (estado de la fase a es ‘1’, estado de la fase b es ‘0’y estado de la fase c es ‘1’). Este vector de estado presenta el vector redundante {212} y por tanto el estudio hay que realizarlo sobre estos dos vectores. Las tensiones de los condensadores flotantes están en principio desequilibradas y se puede asumir que son iguales a: 11 ,, 2 DC xx V Vwithxabc =+D= (8) A. Redundancia en la configuración de transistores en cada fase Considerando el vector de estado {101}, el algoritmo estudia la configuración de transistores de cada fase independientemente. Así, considera en primer lugar la fase a y estudia todas las posibles configuraciones de transistores para generar su estado (que en este caso es ‘1’). Para el caso de tres niveles, hay que recordar que observando la Tabla I se concluye que los estados de fase ‘0’ y ‘2’ no presentan redundancia de este tipo. El estado de fase ‘1’ puede alcanzarse con dos configuraciones distintas de transistores (configuraciones 1 y 2 de la Tabla I). De este modo, el algoritmo calcula el factor G usando ambas configuraciones (Ga1 y Ga2 respectivamente) y calcula cuál es la mejor configuración de transistores minimizando el factor G. { } 112 , opt GaminGaGa = (9) En este instante se conoce cuál es la mejor configuración de transistores para la fase a suponiendo que su estado es ‘1’. Este mismo procedimiento se realiza sobre las fases b y c para finalmente conocer la mejor configuración de transistores para las tres fases calculando el factor G trifásico total. 1111 optoptoptopt GGaGbGc =++ (10) B. Redundancia en los vectores de estado Tras acabar el paso anteriormente descrito, el algoritmo conoce la mejor configuración de transistores para aplicar al convertidor el vector de estado {101}. Sin embargo, este vector presenta el estado redundante {212} que también debe ser estudiado del mismo modo que se estudió el vector de estado {101} calculando en este caso el factor Gopt2. Finalmente, el algoritmo calcula qué vector de estado consigue minimizar el desequilibrio eligiendo el vector de estado que obtiene menor valor de G. { } 12 , optoptopt GminGG= (11) Hay que destacar que el algoritmo propuesto es completamente general y no impone condición alguna sobre la carga que se conecte al convertidor. Además, se puede aplicar a convertidores con cualquier número de niveles usando expresiones extremadamente simples y con una baja carga computacional. El buen funcionamiento del algoritmo se comprueba mostrando resultados de simulación del mismo. V. RESULTADOS DE SIMULACIÓN Se ha desarrollado un modelo para el convertidor de condensadores flotantes de tres niveles conectado a una carga RL mediante la herramienta MatLab/Simulink® basado en el modelo para el convertidor diode-clamped de N niveles presentado en [7]. Las ecuaciones de estado para las corrientes de fase y para las tensiones de los condensadores flotantes han sido calculadas y la dinámica del sistema se puede expresar en forma matricial definiendo los factores Exi. 0 1 x xi x ifPSi E ifPSi ¹ ì ï = í = ï î 11 1 11 1 a b a b c c DC CaCa Cb Cb Cc Cc di dt di i dt i di i dt ABV VdV dt V dV V dt dV dt éù êú êú êúéù êúêú êúêú êúêú êú =×+ êú êúêú êúêú êúêú êúêú ëû êú êú êú êú êú ëû (12) 111111 111111 111111 1 1 1 1 1 1 211 00333 121 00 333 112 00 333 00000 00000 00000 a aabbcc b aabbcc c aabbcc a a b b c c REFCEFCEFC LLLL REFCEFCEFC LLLL R EFCEFCEFC LLLL A FC C FC C FC C éù -- êú êú êú -- êú êú êú -- êú êú = êú êú êú êú êú êú êú êú êú ëû 112112112 112112112 112112112 1 [2(1)4(1)2(1)2] 6 1 [2(1)4(1)2(1)2] 6 1 [2(1)4(1)2(1)2] 6 0 0 0 aaabbbccc bbbaaaccc cccaaabbb EFCEEFCEEFCE L EFCEEFCEEFCE L BEFCEEFCEEFCE L éù ++-+--+- êú êú êú ++-+--+- êú êú = êú ++-+--+- êú êú êú êú êú ê ëû ú En el experimento que se muestra se consideran los siguientes valores de simulación: R=22Ω, L=3.5mH, Cx1=2200μF y V DC=700V. La señal de referencia es puramente senoidal con un índice de modulación m=0.55 y la frecuencia de muestreo es de 10kHz. En la Fig. 7 se pueden observar los resultados obtenidos mostrándose que se consiguen equilibrar las tensiones de los condensadores flotantes a su valor ideal de 350 V. En la Fig. 8 se muestran las corrientes de fase de salida del convertidor obteniéndose corrientes con baja distorsión. En [5] se presentaron los límites teóricos de controlabilidad de las tensiones de los condensadores del DC-Link para convertidores multinivel con topología diode-clamped. Gracias al modelo desarrollado para la topología de condensadores flotantes se ha realizado un estudio heurístico de la controlabilidad de este tipo de convertidores llevando a cabo simulaciones para todo tipo de ángulos de fase en la carga y todo tipo de índices de modulación. De este modo, se puede realizar una comparación entre ambas topologías en función de las posibilidades de controlar el equilibrio de los condensadores (del DC-Link en el caso de la topología diode-clamped y condensadores flotantes en el caso OFBCS-FCC). En esta comparación que se muestra en la Fig. 9, se obtiene que la topología OFBCS-FCC de tres niveles mejora los límites de controlabilidad obtenidos por un convertidor diodeclamped de N niveles y por tanto, se presenta como una buena alternativa. Sin embargo, cabe hacer notar que siguen existiendo zonas de control inestables que hacen necesaria la presencia de un bucle de control externo que supervise las tensiones de los condensadores flotantes aplicando sobre ellas alguna ley de control por ejemplo de tipo proporcional+integral. Fig. 7. Equilibrado de las tensiones de los condensadores flotantes usando el algoritmo propuesto. R=22Ω, L=3.5mH, Cx1=2200μF y V DC=700V. Referencia puramente senoidal, m=0.55 y frecuencia de muestreo 10kHz. Fig. 8. Corrientes de fase usando el algoritmo propuesto. R=22Ω, L=3.5mH, C x1=2200μF y V DC=700V. Referencia puramente senoidal, m=0.55 y frecuencia de muestreo 10kHz. VI. CONCLUSIONES En este trabajo se presenta un algoritmo de equilibrado de las tensiones de los condensadores flotantes para convertidores multinivel con topología de condensadores flotantes. Para su uso, se hace necesaria la utilización de un algoritmo de modulación Space Vector que calcula la secuencia de vectores de estado que hay que aplicar al convertidor para generar una determinada referencia. Fig. 9. Regiones de controlabilidad para diferentes topologías de convertidor multinivel mostrando que los convertidores OFBCS-FCC presentan mayor estabilidad. El algoritmo de equilibrado calcula en todo instante y para todos los posibles casos cuál es la mejor secuencia de conmutación de transistores para llevar a cabo la modulación pero minimizando el desequilibrio de tensiones en el convertidor. Este algoritmo es muy simple y utiliza expresiones que no conllevan gran carga computacional destacando por su eficiencia. Además, es un algoritmo general que puede aplicarse para convertidores OFBCS-FCC de N niveles siendo totalmente independiente de la carga a la que se conecte el convertidor. Finalmente, se muestra una comparación entre distintas topologías de convertidor multinivel observándose la bondad de los convertidores OFBCS-FCC al ganarse estabilidad. Se han presentado resultados de simulación para mostrar el buen comportamiento del algoritmo propuesto. REFERENCIAS [1] “Multilevel converters-a new breed of power converters”, Jih-Sheng Lai; Fang Zheng Peng; Industry Applications Conference, 1995. Thirtieth IAS Annual Meeting, IAS '95., Conference Record of the 1995 IEEE Volume 3, 8-12 Oct. 1995 Page(s):2348 - 2356 [2] Xiaomin Kou; Corzine, K.A.; Familiant, Y.L., “Full binary combination schema for floating voltage source multilevel inverters”, Power Electronics, IEEE Transactions on Volume 17, Issue 6, Nov. 2002 Page(s):891 – 897 [3] Corzine, K.A and Kou, X, “Capacitor voltage balancing in full binary combination schema flying capacitor multilevel inverters,” Power Electronics Letters, IEEE Volume 1, Issue 1, March 2003 Page(s):2 – 5 [4] Prats, M.M.; Carrasco, J.M.; Franquelo, L.G. , “Effective algorithm for multilevel converters with very low computational cost”,; Electronics Letters Volume 38, Issue 22, 24 Oct 2002 Page(s):1398 – 1400 [5] “Voltage-balance limits in four-level diode-clamped converters with passive front ends”, Pou, J.; Pindado, R.; Boroyevich, D.; Industrial Electronics, IEEE Transactions on Volume 52, Issue 1, Feb. 2005 Page(s):190 – 196 [6] Pou, J.; Pindado, R.; Boroyevich, D.; Rodriguez, P. , “Voltage-balancing strategies for diode-clamped multilevel converters”, Vicente, J.; Power Electronics Specialists Conference, 2004. PESC 04. 2004 IEEE 35th Annual Volume 5, 20-25 June 2004 Page(s):3988 - 3993 Vol.5 [7] J.I.León, L.G.Franquelo, R.Portillo, M.M.Prats, “DC- Link capacitors voltage balancing in multilevel four-leg diode-clamped converters”,Industrial Electronics Society, 2005. IECON '05. The 31th Annual Conference of the IEEE, 6-10 Nov. 2005, Page(s):1254-1259