Análisis, diseño y realización de un circuito cuadrático basado en un modulador SIGMA-DELTA asíncrono

Equation Chapter 1 Section 1 Trabajo Fin de Grado Grado en Ingeniería Aeroespacial Análisis, diseño y realización de un circuito cuadrático basado en un modulador SIGMA-DELTA asíncrono. Autor: Eduardo Roque Rodríguez Tutor: Francisco Colodro Ruiz Dep. Ingeniería Electrónica Escuela Técnica Superior de Ingeniería Universidad de Sevilla Sevilla, 2017 3 Proyecto Fin de Carrera Grado en Ingeniería Aeroespacial Análisis, diseño y realización de un circuito cuadrático basado en un modulador SIGMADELTA asíncrono. Autor: Eduardo Roque Rodríguez Tutor: Francisco Colodro Ruiz Profesor titular Dpto. de Ingeniería Electrónica Escuela Técnica Superior de Ingeniería Universidad de Sevilla Sevilla, 2017 5 Proyecto Fin de Carrera: Análisis, diseño y realización de un circuito cuadrático basado en un modulador SIGMA-DELTA asíncrono. Autor: Eduardo Roque Rodríguez Tutor: Francisco Colodro Ruiz El tribunal nombrado para juzgar el Proyecto arriba indicado, compuesto por los siguientes miembros: Presidente: Vocales: Secretario: Acuerdan otorgarle la calificación de: Sevilla, 2017 El Secretario del Tribunal 7 A mi familia A mis amigos. Agradecimientos En primer lugar agradecer a todas las personas que me han ayudado en este proyecto, especialmente a mi profesor Francisco Colodro y al maestro taller Andrés. También agradecer su apoyo durante estos años a mi madre, mi padre, mi hermano y mis abuelos. Eduardo Roque Rodríguez. Sevilla, 2017 9 Resumen El presente trabajo de fin de grado tiene como finalidad el estudio, análisis y desarrollo de un squarer basado en un modulador DELTA-SIGMA. Éste será desarrollado a partir del artículo de [1] F. Colodro, A. Torralba, J.L. Mora, y J.M. Martínez-Heredia «An Analog Squaring Technique based on Asynchronous Sigma-Delta Modulation» , IEEE Transactions on Circuits and Systems II: Express Briefs ( Volume: 56, Issue: 8, Aug. 2009 ) [1]. Para ello han se han realizado simulaciones mediante Simulink y Microcap para estudiar el comportamiento del circuito antes las diferentes variables que lo describen y se han determinado los parámetros de diseño. Este estudio ha permitidó la obtención de un circuito con altos valores del Spurius Free Dinamic Range También ha sido realizado el circuito con los valores de diseño, realizando pruebas experimentales ante diferentes señales sinusoidales de entrada consiguiendo como resultado valores del SFDR de hasta 58 dB. Figura 4.6. Esquema de los pulsos en las puertas lógicas. 45 Figura 4.7. Montaje del adaptador de niveles.(izquierda) y montaje del bloque de puertas lógicas del ZCD (derecha). 46 Figura 4.8. Montaje del LM555 actuando como monoestable. 46 Figura 4.9. Implementación del filtro paso bajo con estructura Sallen-Key de cuarto orden. 47 Figura 4.10. Diagrama de bode del filtro. 48 Figura 4.11. Esquema de pulsos con el Slew Rate 48 Figura 4.12. Comparación del PSD obtenido mediante Microcap para las versiones Single- Ended y diferencial. 52 Figura 4.13. PSD obtenida mediante Microcap para la señal de referencia con los valores ideales de los componentes. 55 Figura 4.14. Comparación de la PSD obtenida mediante Microcap para una reducción del valor del Slew-Rate simétrica. 57 Figura 4.15. Comparación de la PSD obtenida mediante Microcap para una reducción del valor del Slew-Rate asimétrica. 57 Figura 4.16. PSD obtenida mediante Microcap para variaciones de la tensión de offset en el integrador. 58 Figura 4.17. Comparación del PSD ante variaciones en la salida del comparador. 59 Figura 4.18. PSD obtenida mediante Microcap para diferentes amplitudes de la señal de entrada. 60 Figura 4.19. PSD obtenida mediante Microcap para diferentes frecuencias de la señal de entrada. 60 Figura 4.20. Comparación de la PSD obtenida mediante Microcap y mediante Simulink. 61 Figura 5.1. Imagen de la cara inferior del circuito impreso. 64 Figura 2.2. Imagen de la cara superior del circuito impreso. 65 Figura 5.3. Fotografía de la placa final. 66 Figura 6.1. PSD obtenida mediante Simulink para una entrada con offset. 70 Figura 6.2. PSD obtenida experimentalmente sin corregir el offset. 70 Figura 6.3. PSD obtenida experimentalmente corrigiendo el offset. 72 Figura 6.4. Salidas experimentales del integrados y del comparador con histéresis. 73 Figura 6.5. Salidas del ASDM y del ZCD obtenidas de forma experimental. 74 Figura 3.6. Salida del ZCD. 74 17 Figura 6.7. Salida del circuito obtenida experimentalmente. 75 Figura 6.8. Esquema del estudio realizado. 75 Figura 6.9. Esquema de los análisis del LM555 75 Figura 6.10. PSD obtenida mediante la muestra de la salida del ASDM. 76 Figura 6.11. PSD obtenida mediante la muestra a la salida del ZCD con la envolvente de amplitud sin corregir (izquierda) y corregida (derecha). 77 Figura 6.12. Comparación de la PSD obtenida con Microcap y experimentalmente para la señal de referencia. 78 Figura 6.13. Comparación de la PSD obtenida experimentalmente y con Microcap para una señal de A=5 y fin=200. 79 Figura 6.14. Evolución del SFDR con la amplitud para varias frecuencias. 80 Figura 6.15. Evolución del SNDR con la amplitud para varias frecuencias 80 19 Notación A Amplitud fin Frecuencia de entrada ASDM Asynchronous SIGMA-DELTA modulator ZCD Zero-Crossing detector fm Frecuencia máxima. fc Frecuencia de la portadora mf Índice de modulación τ Retraso Vs Tensión de salida del comparador W0 Ganancia del integrador Δ Diferencia entre el máximo y el mínimo en la salida del integrador PSD Densidad espectral de potencia SFDR Spurius Free Dinamic Range SNDR Signal to Noise plus Distortion Ratio 1 INTRODUCCIÓN Basado en el artículo de F. Colodro, A. Torralba, J.L. Mora, y J.M. Martínez-Heredia, «An Analog Squaring Technique based on Asynchronous Sigma-Delta Modulation», IEEE Transactions on Circuits and Systems II: Express Briefs ( Volume: 56, Issue: 8, Aug. 2009) [1] el presente trabajo de fin de grado se marca como objetivo el estudio, análisis y realización de un circuito cuadrático basado en un modulador delta sigma. Los circuitos cuadraticos son ampliamente utilizados en aplicaciones tales como procesamiento de señal, de imágenes o de redes neuronales. Típicamente estos circuitos son realizados mediante la utilización de la tecnología MOS, que tienen como inconveniente que debido al proceso de escalado de los transistores presentan prestaciones limitadas. En primer lugar será analizado el fundamento teórico, explicando cómo funciona y que factores le afectan. Posteriormente se realizará el diseño en base a los factores y se estudiará cómo afectan los mismos a los resultados obtenidos utilizando Matlab&Simulink como herramienta. Los resultados serán evaluados mediante análisis espectral de potencia. Una vez conocidos los fundamentos y los efectos de las variaciones de los parámetros del circuito se procederá al diseño electrónico del circuito analizando diferentes posibles implementaciones. Este será analizado utilizando Microcap en primer lugar los parámetros seleccionados, y posteriormente se analizarán los resultados obtenidos utilizando en el circuito los elementos que se encontraban disponibles comercialmente. Además se analizará el posible efecto que pudieran causar en el espectro las imperfecciones en los propios elementos y, como consecuencia se realizará un estudio con el fin de conseguir una mejora de los resultados. Una vez conocido como será el circuito, será diseñada la placa de circuito impreso. Para ello se tendrán en cuenta imperfecciones reales a la hora de introducir la señal y de suministrar la alimentación a los circuitos integrados. Además se explicará someramente el proceso de fabricación llevado a cabo. Finalmente, en el último apartado se analizarán los resultados obtenidos de forma experimental. Para ello se tomarán datos correspondientes a diferentes amplitudes de entrada, y varias frecuencias. Se analizarán además los resultados obtenidos para diferentes amplificadores operacionales con el fin de obtener mejores resultados. Análisis teórico. 24 24 2 ANÁLISIS TEÓRICO. 2.1 Descripción funcional del circuito. El circuito squarer está basado en un modulador Sigma-Delta. Los moduladores Sigma- Delta está tradicionalmente compuestos por un integrador, y un cuantizador. El circuito del squarer está compuesto básicamente por dos bloques principales [1]:  Asynchronous Sigma-Delta Modulator (ASDM): este bloque está compuesto básicamente por un integrador y un comparador con histéresis. Además tendrá un bucle de realimentación negativa. Se trata del bloque basado en el modulador Sigma-Delta.  Zero-Crossing detector (ZCD): Este bloque va colocado tras el ASDM, por lo tanto recibirá su salida como entrada. Dará un pulso en el caso de que haya un flanco de subida o de bajada. Figura 2.1. Diagrama de bloques del ASDM y ZCD. El bloque del ASDM será el encargado de modular la señal. En él se generarán pulsos que dependerán de la amplitud de la señal y de los parámetros del bloque. Estos parámetros serán la ganancia del integrador w0, el valor de la salida del comparador Vs y la diferencia entre el máximo y el mínimo valor que puede alcanzar el integrador ∆. Estos estarán caracterizados por un tiempo en el que se da un valor máximo a la salida del ASDM Tp y uno en que se da un valor mínimo Tn definidos según las ecuaciones 1 y 2. En la figura 2.2 se puede observar un esquema de la definición de las variables del ASDM. ASDM 25 )·( 0S PVXw T   (1) )·( 0S nVXw T   (2) En virtud a estos valores puede definirse una frecuencia instantánea calculada mediante el uso de las ecuaciones 1 y 2. Esta queda determinada por las ecuaciones 3 y 4. ))(1·( )( ··2 )·()·( 11 2 22 0 00 s my s s SS np yV X ff XV V w VXwVXw TT f            (3) Siendo  ·2 ·0 wV fs m (4) Si se observa la ecuación 3, se puede deducir que el ASDM puede ser considerado como un modulador de frecuencia donde la frecuencia de la portadora es modulada por x2(t). Por lo tanto, si se demodula en frecuencia la salida del ASDM se obtendrá como resultado la señal de entrada al cuadrado. Además se puede demostrar que el valor medio de y, es igual a X. En general, cuando x(t) es una señal que varía lentamente, se puede reconstruir x(t) mediante y(t). De hecho, x es igual en promedio a y (Ecuación 5). X TT TT Vy np np s   · (5) Posteriormente, el ZCD será el encargado realizar la demodulación en frecuencia de la señal. Para ello el ZCD generará un pulso rectangular de anchura constante en cada flanco de la señal a su entrada como se ilustra en la figura 2.3. No obstante también podrá ser realizado utilizando un único flanco. Figura 2.2. Esquema de las variables del ASDM. Simulación con Matlab & Simulink® del circuito 32 32 3 SIMULACIÓN CON MATLAB & SIMULINK® DEL CIRCUITO En la sección 2 se discutió el funcionamiento y posibles implementaciones básicas de los bloques que conformarán el circuito. El presente apartado tiene como objetivo cuantificar los resultados mediante simulación con Matlab & Simulink para determinar los parámetros de diseño finales que serán adoptados. Una vez adoptados los parámetros de diseño, se analizarán los resultados ante una entrada sinusoidal. Se tomará de referencia una entrada de 10 V de amplitud con 200 Hz de frecuencia. Además, para determinar el comportamiento del circuito en un rango más amplio, también se utilizarán otras frecuencias y amplitudes. 3.1 Análisis de las implementaciones con un solo flanco y doble flanco. En el apartado 2.1.2 se discutió dos posibles implementaciones del bloque del Zero- Crossing detector. En este apartado se estudiará el comportamiento de los montajes mediantes el uso de un solo flanco o doble flanco. Para ello, la simulación fue llevada cabo utilizando un valor Vs=13 debido a que es un valor característico de saturación de los amplificadores operacionales que se usarán en la realización del comparador con histéresis. Así, para seleccionar una frecuencia fm de 8 kHz se escogió un valor de Δ=15 V y de W0=18818. El retraso fue escogido con un τ=10-5 s por encontrarse dentro de los límites pertinentes. En la sección 3.2.1 se estudiarán los criterios para la elección de τ. Los resultados validaron que la amplitud de salida de la onda es el doble en el caso de utilizar doble flanco. Además, en el caso de utilizar sólo uno se aprecian variaciones considerables entre los máximos consecutivos, obteniéndose los mismos valores cada dos periodos. En la figura 3.1 se observa cómo la amplitud de salida es la mitad en el caso de realizar el circuito con un solo flanco así como su valor medio. Además, en este mismo caso se puede observar a priori una peor calidad de la señal, ya que aparecen variaciones en los valores máximos cada dos periodos. 33 Figura 3.1. Salida del filtro para implementaciones del ZCD con un solo flanco y con dos flancos. La figura 3.2 muestra la PSD obtenida para ambas implementaciones. Se aprecia un mejor resultado con el montaje de doble flanco. En cuanto a los tonos de baja frecuencia, el montaje XOR muestra un resultado considerablemente mejor, con una diferencia entre el tono de 400 Hz y el de 200 Hz de 82 dB frente a 18 dB en el caso de la puerta NAND. Además, es importante destacar que el tipo de implementación no afecta a el resto de tonos. En muy altas frecuencias se aprecian los tonos debidos a la modulación. Ambos montajes presentan resultados similares en esta zona. Sin embargo, al ser considerablemente mayor el tono de 400 Hz hace que estos tonos sean más fácil de filtrar. Los resultados obtenidos en la diferencia entre el tono deseado y los espurios, y la amplitud de salida justifican la realización del ZCD con puertas XOR. De aquí en adelante, todos los desarrollos serán con este tipo de montaje al no ser que se indique lo contrario. 1 1.002 1.004 1.006 1.008 1.01 1.012 1.014 1.016 1.018 1.02 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 t(s) v(t) Salida para ambas implementaciones del ZCD NAND XOR Simulación con Matlab & Simulink® del circuito 34 34 Figura 3.2. PSD a la salida del filtro utilizando un único flanco (izquierda) y ambos flancos (derecha). 3.2 Efecto ante variaciones de los parámetros de diseño 3.2.1 Variación del retraso En en el apartado 2.1 se demostró que el valor medio a la salida de la puerta XOR depende, entre otras cosas, del valor del retraso. Como consecuencia, al ser la entrada una señal sinuosoidal, esto irá directamente relacionado tanto con el valor medio de la señal de salida como con su amplitud. Así, estos dos parámetros aumentarán con el valor del retraso tal como se aprecia en la figura 3.3. 10-1 100101102103104 -120 -100 -80 -60 -40 -20 0 X: 398.4 Y: -14.4 F (Hz) PSD (dB) Densidad espectral de potencia para el uso del flanco de subida X: 199.2 Y: -34.37 10-1 100101102103104 -120 -100 -80 -60 -40 -20 0X: 400 Y: 3.693 F (Hz) PSD (dB) Densidad espectral de potencia para el uso del doble flanco X: 200 Y: -66.26 S FDR S FDR SFDR SFDR 35 Figura 3.3. Salida del circuito para diferentes valores del retraso. A priori podría resultar interesante un incremento en el valor del retraso. Sin embargo, es necesario estudiar el efecto que esto crea en la calidad de la señal y si este valor se encuentra limitado. Si se observan los pulsos del ZCD, se puede deducir intuitivamente que estará limitado por aquel valor que hace que no se solape las señales retrasada y sin retrasar. Esta limitación vendrá dada por el valor mínimo posible de Tp y Tn. De acuerdo con las ecuaciones 1 y 2, se deduce que el mínimo valor se produce cuando X alcanza su valor máximo y mínimo, es decir, cuando Tn y Tp alcanzan el mínimo de sus valores. Esta condición está expresada mediante la ecuación matemática 11.   np TT ,min  (11) En las figura 3.4 se muesta un esquema de los pulsos en el ZCD. Se puede observar cómo cuando supera este valor límite hay puntos que no proporciona la salida adecuada en uno de los flancos, dando un pulso antes del flanco de bajada. Además puede apreciarse como el tamaño de estos pulsos no permanece constante ni se dan donde deberían. Figura 3.4. Esquemas de los pulsos en el ZCD. 1 1.001 1.002 1.003 1.004 1.005 1.006 1.007 1.008 1.009 1.01 0 0.5 1 1.5 2 2.5 3 3.5 t(s) v(t) Salida del circuito =10 s =20 s =30 s =40 s Simulación con Matlab & Simulink® del circuito 36 36 Además de la limitación, resulta fundamental para hacer el diseño del circuito cómo va a afectar un aumento del retraso dentro de los márgenes permitidos a la calidad de la señal deseada. La figura 3.5 muestra la PSD obtenida en la simulación con Simulink. En ella se observa cómo la diferencia entre el tono de 2·fin se mantiene aproximadamente constante cuando aumenta el retraso siempre y cuando sea dentro de los márgenes. De acuerdo con las ecuciones 1 y 2, y utilizando los datos mencionados anteriormente se obtiene un valor límite de 30.5 μs. La simulación muestra cómo para τ=30 μs que se encuentra muy cerca del valor límite, y τ=40 μs los resultados muestran un aumento fuerte de los tonos no deseados, especialmente el de 4·fin. Consecuentemente, en base a los resultados obtenidos se deduce que . τ=20 μs proporciona buenos resultados y una amplitud suficientemente alta, y además se aleja lo suficiente del valor límite para asegurar que los tonos no empeoren. Figura 3.5. PSD obtenida mediante Simulink para varios valores del retraso. 3.2.2 Variaciones de Δ, Vs y W0 En virtud de las ecuaciones 3 y 4 variaciones en Δ, Vs y W0 sólo supondrán variaciones en la frecuencia fy y fm. De esta forma, una disminución de Δ conllevará un aumento de fm y como consecuencia de fy. Por el contrario, un aumento de Vs llevará a un aumento de fm y a una disminución de fy(x). En la figura se analizan los resultados de la PSD obtenida ante variaciones de los parámetros. Se puede observar como no se obtienen variaciones apreciables considerables en el 10-1 100101102103 -120 -100 -80 -60 -40 -20 0 X: 399.9 Y: -13.02 F (Hz) PSD (dB) X: 800 Y: -73.1 =10 s 10-1 100101102103 -120 -100 -80 -60 -40 -20 0 X: 399.9 Y: -6.951 F (Hz) PSD (dB) X: 800 Y: -66.81 =20 s 10-1 100101102103 -120 -100 -80 -60 -40 -20 0 X: 399.9 Y: -3.415 F (Hz) PSD (dB) X: 800 Y: -63.09 =30 s 10-1 100101102103 -120 -100 -80 -60 -40 -20 0 X: 800 Y: -33.4 F (Hz) PSD dB) X: 399.9 Y: -0.1585 =40 s SFDR SFDR SFDR SFDR 37 SFDR, aunque aumenta ligeramente con la frecuencia máxima debido a que separan las zonas de los tonos. No obstante, en la zona de los tonos debidos a la modulación se observa cómo estos se desplazan a lo largo del eje de frecuencias. Figura 3.6. PSD obtenida mediante Simulink para variaciones en los parámetros del circuito. 3.3. Efecto ante variaciones de amplitud y de frecuencia. Una vez conocido los parámetros de diseño del squarer, resulta fundamental conocer su comportamiento ante variaciones en las señales de entrada. Para ello, en este apartado se estudiará el comportamiento ante una señal de entrada sinusoidal ante variaciones en sus parámetros. Estos parámetros a estudiar serán la amplitud y la frecuencia. 3.3.1 Variación de la amplitud Observando las ecuaciones 1,2 3 y 4 se deduce que una variación en la amplitud provocará cambios en la salida. En primer lugar en la ecuación 2 se demostró que la tensión de la señal de salida ante una entrada constante es en promedio igual a la de la entrada. Si sustituimos la entrada por una onda sinusoidal se espera un comportamiento cualitativo parecido. Así, un aumento de la amplitud en la entrada conllevará también un aumento en la de la salida y en su valor medio. Aparte de la amplitud de salida, resulta fundamental conocer si una variación de la amplitud de entrada conllevará también consecuencias en los tonos espurios. En virtud de la ecuación 8, un aumento de la amplitud implica que la frecuencia de la portadora fc es desplazada 10-2 10-1 100101102103104 -120 -100 -80 -60 -40 -20 0 X: 400 Y: 0.1935 f (Hz) PSD (dB) X: 800 Y: -61.86 10-2 10-1 100101102103104 -120 -100 -80 -60 -40 -20 0 X: 399.9 Y: 0.2143 f (Hz) PSD (dB) X: 800 Y: -64.43 10-2 10-1 100101102103104 -120 -100 -80 -60 -40 -20 0 X: 400 Y: 1.545 f (Hz) PSD (dB) X: 800 Y: -60.04 10-2 10-1 100101102103104 -120 -100 -80 -60 -40 -20 0 X: 800 Y: -68.17 f (Hz) PSD (dB) X: 400 Y: 4.335 Vs=13 =15 W0=18818 Vs=13 =10 W0=18818 Vs=13 =15 W0=22000 Vs=14 =10 W0=22000 Simulación con Matlab & Simulink® del circuito 38 38 hacia frecuencias más bajas y, consecuentemente, la frecuencia mínima se desplaza el doble mientras que la máxima permanece constante. Este hecho conlleva que la zona donde se dan los mayores tonos debidos a la modulación aumente y se dificulte su filtrado. Además, un aumento considerable de la amplitud, con valores cercanos a los de la salida del comparador podría hacer que esta frecuencia mínima fuera desplazada muy cerca la frecuencia de la onda de salida deseada, dificultando su posterior filtrado e incluso pudiendo hacer que se solaparan ambas zonas. Figura 3.7 Frecuencia de la portadora y frecuencia mínima en relación con la amplitud. La figura 3.7 muestra la relación de frecuencias fc y mínima como función de la amplitud que se obtienen para los valores de diseño seleccionados y una entrada de 200 Hz. Atendiendo a esta relación, y teniendo en cuenta los armónicos de baja frecuencia podría determinarse una frecuencia de entrada límite en la que no se solapen las diferentes zonas y que pudiera implicar un aumento en los tonos. Los resultados experimentales validaron la teoría. La figura 3.8 muestra la PSD al ser sometida ante una entrada sinusoidal de frecuencia fin=200 Hz para amplitudes de 5 y 10 V respectivamente con un filtro paso bajo de orden 4 con frecuencia de corte 800 Hz. Los resultados muestran cómo la zona con los tonos de alta frecuencia es considerablemente más estrecha con amplitudes bajas. Además, se aprecia cómo el tono de 400 Hz es mayor para 10 V, por lo que la simulación valido la explicación teórica previa. Sin embargo, hay un aspecto negativo en la disminución de la amplitud. Los tonos espurios de baja frecuencia se mantienen aproximadamente constantes ante 0 2 4 6 8 10 12 14 0 1000 2000 3000 4000 5000 6000 7000 8000 X: 10 Y: 3266 A(V) f(Hz) Relación de la frecuencia instantánea con la amplitud de entrada fin=200 Hz X: 10 Y: 5633 X: 5 Y: 6817 X: 5 Y: 7408 Frecuencia mínima Fc 39 variaciones en este parámetro. Consecuentemente, si el tono de 2·fin disminuye, la diferencia entre ambos también lo hará. Así, conllevaría una señal con peor calidad. Figura 3.8. PSD obtenida mediante Simulink para diferentes amplitudes de entrada. 3.2.2 Variación de la frecuencia. Es inmediato pensar que la frecuencia de entrada conllevará cambios en los tonos. Como se explicó en el apartado 2.3, estos se distribuyen en múltiplos de la frecuencia de entrada. Así, una disminución de ésta hará que aparezcan más tonos espurios situados más próximos entre ellos. Este hecho sucederá tanto a bajas como a altas frecuencias. La figura 3.9 muestra cómo los tonos se distribuyen de forma más cercana en el caso de frecuencias más bajas. A pesar de que en este caso se obtienen tonos con valores ligeramente inferiores, el hecho de que se den en más frecuencias empeora considerablemente la señal en relación al SNDR. Sin embargo, una disminución de la frecuencia a la entrada hará que la zona de los tonos debidos a la modulación se aleje. Este hecho puede facilitar el filtrado situando la frecuencia de corte con un valor más bajo y disminuyendo el orden del filtro. 10-1 100101102103104 -100 -80 -60 -40 -20 0 X: 400 Y: -11.86 f(Hz) PSD (dB) X: 800 Y: -77.36 X: 7335 Y: -71.69 A=5 v 10-1 100101102103104 -100 -80 -60 -40 -20 0 X: 800 Y: -64.43 f(Hz) PSD (dB) X: 400 Y: 3.693 A=10 v SFDR SFDR Simulación con Matlab & Simulink® del circuito 40 40 Figura 3.9. PSD obtenida mediante Simulink para diferentes frecuencias. 3.4 Conclusiones. Se han analizado los diferentes parámetros de diseño en el circuito. Así, se ha determinado que variaciones en la anchura del pulso conlleva consecuencias en la amplitud de salida y se establece un valor límite en este parámetro. Una vez sobrepasado este parámetro, aumentan considerablemente los tonos no deseados. Además, las varaciones en Δ y Vs simplemente juegan un papel en la determinación de la frecuencia. Los resultados obtenidos mediante Simulink demuestran un buen funcionamiento ideal del circuito. Todos estos análisis permiten determinar los parámetros de diseño de éste. Así, el delay será τ=20 μs, y los valores Δ y Vs serán 7.5 y 13 respectivamente. Así, estos valores serán tomados como referencia, pudiendo realizar variaciones en virtud de una búsqueda de mejora de los resultados. 10-1 100101102103104 -100 -80 -60 -40 -20 0 X: 100 Y: -0.6187 f(Hz) PSD (dB) X: 3480 Y: -55.65 X: 200 Y: -72.95 10-1 100101102103104 -100 -80 -60 -40 -20 0 X: 800 Y: -64.43 f(Hz) PSD (dB) X: 400 Y: 3.693 X: 5588 Y: -64.76 f=50 Hz f=200 Hz SFDR SFDR 41 4 SIMULACIÓN DEL CIRCUITO CON MICROCAP En el apartado 3 se analizaron los resultados y parámetros de diseño directo del circuito deseado mediante Simulink. Sin embargo, estos análisis no tenían en cuenta imperfecciones propias de una implementación física real de un circuito tales como el Slew-Rate y asimetrías en el mismo, las tensiones de Offset, asimetrías en la salida del comparador, ganancia DC y ancho de banda finito en los Op-Amps. En este apartado se discutirá la implementación física del circuito y se realizarán análisis del mismo. Además, se marca como objetivo realizar un análisis más exacto mediante Microcap, teniendo en cuenta dichas imperfecciones. También se estudiarán las diferentes implementaciones posibles, así como de componentes a utilizar, de forma que se mejoren los resultados obtenidos. 4.1 Elementos del circuito Con el fin de obtener resultados ante diferentes fuentes, se contempla dar al circuito la posibilidad de tener dos entradas diferentes que nunca serán utilizadas a la vez. Debido a que la base de este estudio es analizar la calidad del ASDM, es necesario contemplar su estudio ante señales de entrada con la suficiente precisión. Sin embargo, no todos las fuentes disponibles son capaces de suministrar una corriente alterna de 10V de amplitud con la suficiente calidad. Como consecuencia, podrá ser excitado por una fuente más precisa con amplitudes menores y amplificar esta señal desde el propio circuito ó suministrarle directamente la señal deseada. Los elementos simulados de forma ideal en el apartado anterior serán llevados a cabo mediante amplificadores operacionales, condensadores, resistencias, un LM555 y circuitos integrados que realizan puertas lógicas. En comparación con los resultados ideales se espera que se consigan peores resultados como consecuencia de imperfecciones como el Slew-Rate y la tensión de Offset de los amplificadores operacionales. En la figura 4.1 se muestra un esquema de los bloques de los que dispondrá el circuito. En los subapartados posteriores se discutirá la implementación de cada uno de ellos de forma detallada. Simulación del circuito con Microcap 48 48 Figura 4.10. Diagrama de bode del filtro. 4.2. Efecto de las imperfecciones de los elementos. En Simulink se realizó la simulación utilizando bloques que simulaban todos los elementos de forma ideal. Sin embargo, debido a la utilización de elementos electrónicos reales caben esperar ciertas imperfecciones analógicas las cuales serán tenidas en cuenta durante las simulaciones con Microcap. Las imperfecciones más importantes que podrían afectar al circuito son: el Slew-Rate del comparador, desviaciones en los niveles de salida del comparador, el offset del integrador, el efecto de ancho de banda finito y de la ganacia DC del Op-Amp y variaciones en los parámetros W0, Δ, Vs y el ancho de los pulsos. 4.2.1 Slew-Rate El Slew-Rate es la máxima tasa de cambio de voltaje de salida de un amplificador operacional cuando la señal de entrada cambia. Es decir, la carga y descarga no se produce de forma instantánea como sucedía en Simulink, sino que necesita cierto tiempo para producirse. Por tanto es necesario conocer cómo afectará esto a las prestaciones del circuito. El hecho de que aparezcan estas pendientes varía el tiempo de los pulsos. Por lo tanto, también cambiará la frecuencia. Los valores numéricos de los mismos teniendo en cuenta estos efectos vienen determinados mediante las ecuaciones 14 y 15. Figura 4.11. Esquema de pulsos con el Slew Rate 49 )1·( ·2 )1·(·2 1 s r s s m p V X S V V X f T     (14) )1·( ·2 )1·(·2 1 s f s s m n V X S V V X f T     (15)            )1·( ·2 )1·(·2 1 )1·( ·2 )1·(·2 1 11 s f s s m s r s s m np y V X S V V X f V X S V V X f TT f 2 2 )(1 · · 1 ·1 ))(1·( m e sm e s s m y S S VS XS N V X f f      (16) Siendo Se, Sm y Ns las constantes definidas por las ecuaciones 17, 18 y 19. )( 2 1 fre SSS  (17) )( 2 1 frm SSS  (18) m sm sS Vf N··4  (19) Si se asume que las pendientes de subida y bajada son iguales Se=0, la ecuación 10 aproxima a la ecuación 3. Típicamente en los amplificadores operacionales se cumple Se/Sm <<1 por lo que la ecuación 10 puede ser aproximada mediante la 20. 32 )·( 1 ·)(· 1 ·1·( 1ss s m e sss s m e s m yV X N N S S V X V X N N S S N f f      ) (20) La presencia del término al cubo implica la presencia de un tono en la frecuencia 3·fin cuando la entrada es una onda sinusoidal, mientras que el término lineal implica la presencia de un tono en fin. Simulación del circuito con Microcap 50 50 4.2.2 Variaciones en la salida del comparador. Idealmente el comparador se supuso con una salida simétrica +Vs o –Vs. Sin embargo, con la implementación física del circuito se espera que estos resultados no sean perfectamente simétricos, sino que presenten ciertas variaciones. Si se supone una salida positiva del comparador Vp=Vs-Ve y una negativa Vn=-Vs+Ve la ecuación 3 puede ser reescrita de la siguiente forma: 2 2 22 ··2 )( s ees mV VXXVV fXf   (21) Así, implica la aparición de un tono mayor en fin Hz y el SFDR quedaría definido por a ecuación 22. ) ·4 (·log20 102 e fV A SFDR in  (22) 4.2.3 Offset en el integrador. En los amplificadores operacionales aparece un offset. Dependiendo del valor de éste, las prestaciones del circuito podrían verse afectadas significativamente. Suponiendo que el integrador tenga una tensión de offset Voff la ecuación 3 puede ser escrita como la siguiente: ) ··2 1·()( 2 2 2 s offoff mV VXVX fXf   (23) Donde el término implica la existencia de un tono en fin. El SFDR puede escribirse entonces como: ) ·4 (·log20 102 off fV A SFDR in  (24) Así, se puede observar que la existencia de un offset en el integrador implica el mismo efecto que una variación en la salida del comparador. 4.2.4 Efecto de un ancho de banda finita y de una ganancia DC en los amplificadores. La presencia de un ancho de banda finito y de una ganancia DC en los amplificadores puede afectar a las prestaciones del circuito. De hecho, con estos efectos la frecuencia de la portadora fc es desplazada hacia valores más bajos. 51 4.3 Comparación montaje single-ended y diferencial. El presente apartado tiene como objetivo realizar una comparación entre un posible montaje del circuito de forma diferencial (estructura en el apéndice 2) o single-ended. Para ello se partirá de un modelo previo disponible del circuito realizado en forma diferencial, el cual será modificado para introducirle el LM555. Posteriormente se realizará el montaje análogo en su versión single-ended. Para comparar los resultados se utlizó un archivo disponible que implementaba la versión diferencial de cuando fue escrito el artículo. En él se realizaba el bloque de puertas lógicas de forma ideal y se colocaba directamente el filtro. Los Op-Amps utlizados son los circuitos integrados LF155A. Además, para comparar con el single-ended se modificó el archivo y fue introducido un LM555 actuando igual que con el otro montaje. Además ambos estudios son realizados para filtros ideales de orden 4 con frecuencia de corte fc = 800 Hz. Para la simulación se utilizó una onda de entrada con amplitud de 10 V y frecuencia de 200 Hz. Los resultados muestran un mejor comportamiento en altas frecuencias en el caso single-ended comparado con el diferencial, mientras que en los tonos de baja frecuencia sucede lo contrario. En la figura 4.11 se muestra la PSD de obtenida mediante ambas implementaciones. El SFDR de la versión Single-Ended es de 37.4 dB frente a los 34.8 dB del diferencial en los tonos a 800 Hz, mientras que en los de 200 Hz se obtienen 59.6 frente a 54.4 dB. Como consecuencia, se decidió implementar el circuito single-ended ya que aportaba un valor del SFDR ligeramente mejor y además presenta una mayor facilidad de diseño de la PCB y un menor coste debido a la menor cantidad de elementos. Simulación del circuito con Microcap 52 52 Figura 4.12. Comparación del PSD obtenido mediante Microcap para las versiones Single-Ended y diferencial. 4.4 Estudio de los componentes. Conocido cómo afectan las diferentes imperfecciones al comportamiento del circuito, se realizó la búsqueda de elementos que mejor se adecuaran a éste. Para ello no sólo es necesario tener en cuenta las cacterísticas explicadas anteriormente, sino que también se buscaron Op-Amps que generaran poco ruido. Para ello se utilizaron amplificadores operacionales propios de aplicaciones de audio y medicina. Para ello en se realizaron estudios para diferentes valores del retraso, realizando una comparación ante el resultado de ese componente ideal y el real, con el fin de conocer el margen de mejora posible con los componentes. 4.4.1 Estudio del comparador. Como se explicó anteriormente, los factores más importantes en el comparador con histéresis son la tensión de Offset, el ancho de banda y el slew rate. Por ello, para conseguir mejoras de los resultados se buscaron amplificadores operacionales utilizando estos parámetros como referencia. 102103 -120 -100 -80 -60 -40 -20 0 X: 400 Y: -4.204 F(Hz) PSD -(dB) PSD para versión Single-Ended X: 800 Y: -41.77 102103 -120 -100 -80 -60 -40 -20 0 X: 800 Y: -38.49 F(Hz) PSD -(dB) PSD para versión diferencial X: 400 Y: -3.679 SFDR SFDR 53 La siguiente tabla muestra resultados ante el uso de diferentes Op-Amps en el comparador, así como el uso del ideal. Tabla 1. Parámetros de los Op-Amps del comparador Elemento Slew Rate (V/μs) Ancho de banda (MHz) VOff (mV) IDEAL ∞ ∞ 0 LF155A 7 2.5 1 LF400C 18 57 4 LM837 10 25 0.4 NE5534 10 13 0.5 Tabla 2. Resultados ante diferentes Op-Amps en el comparador Elemento 200 Hz (dB) 800 Hz (dB) SFDR (dB) Ideal 57 44 44 LF155A 56 37.5 37.5 LF400C 58.3 36 36 LM837 57 39.7 39.7 NE5534 64 37.5 37.5 Los resultados muestran una mejora en el caso ideal de 6.5 dB con respecto al Op-Amp inicialmente utilizado, por lo que no cabe mucho margen de mejora debido exclusivamente a este elemento. Se puede observar cómo los mejores resultados son obtenidos para el Op-Amp LM837, sin embargo esta mejora es de sólo 2 dB con respecto al LF155A en el armónico de 800 Hz y de 3.3 dB en el de 200 Hz. Además, si se observan los valores se aprecia cómo el parámetro que más afecta es el Slew-Rate. Por motivos de disponibilidad, la leve mejora en los tonos de bajas frecuencias y sobre todo, por presentar menor ruido se decidió utilizar el NE5534. Este amplificador operacional es propio de aplicaciones de auido y medicina, por lo que garantiza un buen comportamiento en este aspecto. 4.4.2 Estudio del integrador. Al igual que se realizó con el comparador, se fueron variando los Op-Amps y se se compararon los resultados obtenidos. Inicialmente se utilizaron los parámetros slew rate, ancho de banda y ganancia en bucle abierto para escogerlos. Sin embargo, mejoras únicamente en estos factores no se traducían en mejoras en la señal. Finalmente, el parámetro que más afectaba era la intensidad a la salida. Para mejorar los resultados se buscaron amplificadores operacionales con una mayor intensidad de salida. Simulación del circuito con Microcap 54 54 Tabla 3. Parámetros más importantes del integrador. Elemento Slew Rate (V/ μs) Ancho de banda (MHz) VOff (mV) Iosc (mA) LF155A 7 2.5 1 20 LF400C 18 57 4 20 LM837 10 25 0.4 40 NE5534 10 13 0.5 38 Tabla 4. Resultados obtenidos con Microcap ante diferentes amplificadores operacionales Elemento 200 Hz (dB) 800 Hz (dB) SFDR (dB) LF155A 56 37.5 37.5 LF400C 48 37 37 LM837 55 53.36 53.5 NE5534 57 55 55 El parámetro más importante resulta ser la intensidad de salida, obteniéndose los mejores resultados cuando ésta aumenta tal como se muestra en la tabla 4. Si además se tiene en cuenta la tabla 3, se deduce que los tonos de 200 Hz están generado mayoritariamente por la tensión de offset.. El ejemplo más claro que lo muestra es una comparación entre los tonos de 200 Hz del LF155A y del LF400C. Aunque el segundo tiene mayor ancho de banda y Slew-Rate, el segundo tiene un tono considerablemente mayor en 200 Hz. Teniendo en cuenta los valores proporcionados en la tabla 4, resulta conveniente utilizar el NE5534 debido a la obtención de mejores resultados. Además, como se explicó anteriormente proporciona buen comportamiento ante ruido. 4.4.3 Zero-Crossing detector. Para el estudio del zero crossing detector se compararon los resultados que aportaba la simulación implementándolo puertas lógicas seguido del LM555 actuando como monoestable y con un retraso generado de forma ideal mediante una macro en Microcap. Los resultados de la simulación con el zero crossing ideal muestran que se podía conseguir una mejora de sólo 4.5 dB en el armónico de 800 Hz. Tabla 5. Resultados para implementaciones del ZCD Zero-Crossing 200 Hz 800 Hz Ideal 54 dB 42 dB 55 LM555 56 dB 37.5 dB 4.4.4 Implementación final del circuito. Finalmente, una vez analizados todos los elementos por separado y haber realizado los pertinentes cambios en estos, resulta conveniente analizar los resultados finales esperados. Para ello, se simulará el filtro de forma real y se introducirán los modelos de las puertas lógicas que serán utilizados. Además, se adaptaron los valores de las resistencias y los condensadores a los valores disponibles comercialmente. Esto fue realizado de forma que aumentó la frecuencia máxima hasta fm=10 KHz. La figura 4.13 representa los resultados obtenidos ante la simulación con los valores finales. En ellos se aprecia una clara mejora de los resultados respecto a los proporcionados inicialmente. Figura 4.13. PSD obtenida mediante Microcap para la señal de referencia con los valores ideales de los componentes. 100101102103104 -120 -100 -80 -60 -40 -20 0 X: 400 Y: -3.343 F(Hz) PSD -(dB) PSD obtenido mediante Microcap para A =10 F=200 X: 200 Y: -68.09 X: 800 Y: -71.79 SFDR Simulación del circuito con Microcap 56 56 4.5 Variaciones en los parámetros. En el apartado 4.2 se discutieron los efectos que producían las imperfecciones en los diferentes elementos del circuito. A pesar de que los resultados obtenidos anteriormente con Microcap ya incorporaban estos efectos, cabe esperar variaciones en los parámetros que los causan debido a que éstos son medidos en condiciones de ensayo. Este apartado tiene objetivo determinar cómo pueden afectar estas variaciones. 4.5.1 Variaciones en el Slew-Rate Como se explicó en el apartado 4.5 una variación del Slew-Rate provocará un cambio en los resultados. Ya en la simulación mediante Microcap se tienen en cuenta este parámetro. Sin embargo, los datos suministrados por el fabricante son ante condiciones específicas de ensayo y cabe esperar una cierta variación en los mismos. Esta variación deberá ser analizada tanto en la pendiente de subida como en la bajada, de forma simétrica y asimétrica. El amplificador operacional tiene un Slew Rate positivo y negativo ideal de 13 V/μs. Será necesario comprobar si una disminución de este factor y una asimetría en las pendientes de subida y de bajada puede afectar de forma considerable a las prestaciones del circuito. En figuras 4.13 y 4.14 se muestran una relación de parámetros de simulación ante este factor, con sus resultados. En ella se puede apreciar cómo para variaciones simétricas del slew rate a penas se producen variaciones en las prestaciones. Sin embargo, para una variación asimétrica se produce una disminución de 10 dB con respecto al tono de 200 Hz. Sin embargo, a pesar de esta reducción se consiguen resultados con gran precisión. Es importante destacar, que los tonos que más aumentan se localizan en los armónicos de 200 Hz y 600 Hz, es decir, en la frecuencia de entrada y en el triple de esta. 57 Figura 4.14. Comparación de la PSD obtenida mediante Microcap para una reducción del valor del Slew-Rate simétrica. Figura 4.15. Comparación de la PSD obtenida mediante Microcap para una reducción del valor del Slew-Rate asimétrica. 100101102103104 -180 -160 -140 -120 -100 -80 -60 -40 -20 0 X: 200 Y: -68.09 F (Hz) PSD (dB) PSD obtenido mediante Microcap para slew-rate de 13 V/\micros X: 800 Y: -71.79 X: 600 Y: -76 X: 4088 Y: -60.02 X: 400 Y: -3.343 100101102103104 -180 -160 -140 -120 -100 -80 -60 -40 -20 0 X: 400 Y: -3.389 F (Hz) PSD (dB) PSD obtenido mediante Microcap para slew-rate de 11 V/\micros X: 201 Y: -73.31 X: 3648 Y: -61.22 X: 800 Y: -75.57 X: 600 Y: -72.89 100101102103104 -180 -160 -140 -120 -100 -80 -60 -40 -20 0 X: 400 Y: -3.343 F (Hz) PSD (dB) PSD obtenido mediante Microcap para slew-rate de 13 V/\micros X: 200 Y: -68.09 X: 800 Y: -71.79 X: 599 Y: -76.4 X: 4088 Y: -60.02 100101102103104 -180 -160 -140 -120 -100 -80 -60 -40 -20 0 X: 400 Y: -3.334 F (Hz) PSD (dB) PSD obtenido mediante Microcap para slew-rate negativo de 11 V/\micros y positivo de 13 X: 200 Y: -58.05 X: 600 Y: -69.36 X: 4096 Y: -59.98 X: 800 Y: -74.86 SFDR SFDR SFDR SFDR Diseño de la placa de circuito impreso 64 64 colocan condensadores cerámicos de 1 µF en todos los circuitos integrados, menos en el LM555 que tendrá un condensador electrolítico de 1 µF y uno cerámico de 10 µF.  Pines de entrada y salida: tanto para poder medir con mayor facilidad como para poder colocar la entrada de las fuentes de alimentación fueron colocados pines.  Conector BNC: se decidió meter la señal de entrada ante un cable coaxial para evitar la degeneración de la señal en entrada, fue por tanto necesario introducir dicho conector. 5.3. Diseño de la placa. Una vez determinados todos los elementos que formarán parte del circuito real, será necesario realizar el diseño de la placa de circuito impreso. Para ello se tendrán que colocar todos los componentes y las pistas necesarias. La disposición de estos deberá ser tal que permita satisfacer los criterios de cercanía de los condensadores de la alimentación. En cuanto al diseño, las pistas serán creadas de forma que no formen 90º y con un ancho suficiente, concretamente 50th (1.27 mm). La soldadura será realizada en la cara inferior, a excepción de algunos condensadores, con la intención de conectar las las islas del plano de masa que quedaban aisladas. En la figuras 5.1 y 5.2 se muestra la disposición de la placa de circuito impreso. Figura 5.1. Imagen de la cara inferior del circuito impreso. 65 Figura 5.2. Imagen de la cara superior del circuito impreso. 5.4. Fabricación de la placa En primer lugar se reveló la placa, lo cual fue tarea del maestro taller por motivos de prevención de riesgos laborales. Para ello en primer lugar se colocó el layout adecuadamente dispuesto sobre la placa y se colocó en la insoladora durante 5 minutos. Una vez sacada la placa de la insoladora, se realiza un ataque químico de forma que sólo queden las pistas de cobre deseadas. Para ello primero se introduce en sosa cáustica, y posteriormente en agua oxigenada de 110 volúmenes. Tras esto, será necesario limiar la placa con acetona para quitar el esmalte que hay sobre el cobre.Tras la revelación de la placa, el primer paso será la realización del taladrado necesario. Para ello se utilizó una broca de 0.8 mm por ser más fácil realizar la soldadura posteriormente, a excepción de los pines de los reguladores que fueron taladrados con una de 1 mm por ser más anchas las patas. Posteriormente se realizó la soldadura de todos los elementos. En la figura 5.3 se muestra el resultado final. Diseño de la placa de circuito impreso 66 66 5.5 Elementos necesarios para la fabricación del circuito. Tabla 6. Elementos necesarios para la fabricación de la placa. Elemento Cantidad Op-Amps NE5534 6 LM555 1 XOR 1 Inversor 1 Regulador tensión +15 V. LM7815 1 Regulador tensión -15 V. LM7915 1 Regulador tensión +5 V. LM7805 1 Condensador cerámico 22nF 1 Condensador cerámico 1 µF 17 Condensador cerámico 10 nF 6 Condensador electrolítico 1uF 1 Condensador electrolítico 100 uF 1 Condensadorr polyester 22 fnF 1 Condensador polyester 33 nF 2 Resistencia 1 kΩ 2 Resistencia 2 kΩ 3 Resistencia 3.1 kΩ 1 Figura 5.3. Fotografía de la placa final. 67 Resistencia 5 kΩ 1 Resistencia 6 kΩ 1 Resistencia 19.9 kΩ 6 Resistencia 24.6 kΩ 1 Conector BNC para PCB 1 Pines 1 Resultados experimentales. 68 68 6 RESULTADOS EXPERIMENTALES. El objetivo de esta sección es analizar los resultados experiementales de la placa. Para ello se utilizará un laboratorio de instrumentación con fuentes para generar la señal de entrada y para suministrar la tensión necesaria al circuito. Estos resultados serán comparados con los obtenidos en simulación mediante Microcap y Simulink y se discutirán sus variaciones. 6.1 Comparación de resultados ante diferentes amplificadores operacionales. Con el uso de lo Op-Amps preseleccionados no se consiguieron los resultados esperados. Este apartado tiene como objetivo el estudio de diferentes amplificadores operacionales para conseguir una mejora en los resultados. Para ello se dispusieron de otros dos nuevos amplificadores operacionales que aumentaban el Slew-Rate: el LF400C (Slew-Rate de 57 V/μs) y el AD818AN (Slew Rate de 500 V/μs). Sin embargo el LF400C no produjo ninguna mejora, de hecho empeoró considerablemente los resultados, por lo que no se muestran sus resultados a continuación. En la tabla 7 se muestran los resultados obtenidos ante una señal de entrada sinusoidal de 9.5 V de amplitud con frecuencia fin=200 Hz. Como se explicará en el apartado 6.2 el tono correspondiente a fin puede ser corregido realizando ajustes en el offset de la entrada por lo que no jugará un papel relevante. En la tabla 7 se muestran los resultados obtenidos con la utilización de diferentes amplificadores operacionales. En ella se aprecia cómo los mejores resultados se obtienen en el caso de utilizar el AD818AN en el integrador y el NE5534 en el comparador. El hecho de que se obtengan mejores resultados en esta combinación se debe a que la intensidad que proporciona el Op-Amp de video es mayor, factor que se explicó anteriormente que es fundamental en el integrador. Además disminuían las envolvente de los máximos que se producia a la salida del ASDM. Tabla 7. Diferencias de los tonos entre con la frecuencia de salida deseada para diferentes Op-Amps. Op-Amp integrador Op-Amp comparador 200 Hz 600 Hz 800 Hz dB NE5534 NE5534 Corregido 51 47 (-3dB) NE5534 AD818AN Corregido 49.5 46 (-3dB) AD818AN NE5534 Corregido 51 dB 51.5 (-3dB) AD818AN AD818 AN Corregido 47.5 dB 39.5 (-3dB) 69 6.2 Resultados ante la señal de referencia. Durante las secciones 3 y 4 se determinó el comportamiento del circuito ante diferentes señales de entrada, haciendo variaciones tanto en la frecuencia como en la amplitud. Sin embargo, mayoritariamente se realizó el estudio ante una señal de entrada sinusoidal de 10 V de amplitud y 200 Hz de frecuencia. En el presente apartado se analizarán los resultados obtenidos ante esta señal y ante ciertas variaciones y ajustes en los parámetros de la misma. Al excitar el circuito ante esta señal, se incorpora desde la misma fuente ciertas imperfecciones que alteran los resultados obtenidos. Realizando mediciones a la señal de entrada se pueden determinar los armónicos más deteriorados son los del doble y el triple de la frecuencia de entrada cuyo valor dependía de la fuente. Así, se utilizaron varias fuentes para comprobar los resultados, teniendo la primera unos armónicos de -40 dB y -60 dB con respecto a la de entrada y proporcionando el circuito un SFDR de apenas 40 dB. No obstante, utilizando otra fuente de mayor precisión (-70 dB de diferencia aproximadamente entre el tono de frecuencia de entrada y el doble y el triple de su entrada) mejoraron los resultados unos 10 dB aproximadamente. De todos ellos, el offset a la entrada genera distorsiones más apreciables en la señal, siendo causa de un armónico de 200 Hz muy acusado. Además, como consecuencia de estos armónicos se producirán variaciones en los armónicos de salida de 200, 600 y 800 Hz principalmente (Apéndice 1). Es importante destacar que esta tensión de offset es exclusiva de la fuente de entrada. Sin embargo Voff puede ser tomada también como la suma del offset que incorpore la fuente y el integrador. Observando las ecuaciones, se puede deducir que el offset, a pesar de ser un efecto a priori perjudicial para la calidad de la señal del circuito, puede ser utilizado manipulando su valor desde la fuente para corregirlos el tono de fin, tanto el debido a la propia fuente, el del integrador o a las variaciones en la salida del comparador con histéresis. La figura 6.1 muestra los resultados obtenidos mediante simulación con Simulink utilizando una señal sinusoidal de amplitud de 10 V con una tensión de offset de 0.15 V. Los resultados obténidos mediante la FFT muestran como el tono de 200 Hz aumenta considerablemente. Sin embargo, los de 600 Hz y 800 Hz permanecen prácticamente intalterados. Resultados experimentales. 70 70 Figura 6.1. PSD obtenida mediante Simulink para una entrada con offset. La figura 6.2 muestra la PSD con los datos experimentes. En ella se aprecia una clara semejanza en la diferencia del tono de fin (200Hz) siendo de 24 dB en simulación y 28 dB experimentalmente. Además, se observa cómo los tonos de 600 y 800 Hz han aumentado con respecto a la simulación, sin embargo siguen mostrando valores del SFDR muy altos (51 dB). Figura 6.2. PSD obtenida experimentalmente sin corregir el offset. 100101102103104 -110 -100 -90 -80 -70 -60 -50 -40 -30 -20 -10 0 X: 400 Y: -11.37 f(Hz) PSD (dB) PSD obtenido mediante Simulink para un entrada con un Offset de 0.15 X: 200 Y: -35.83 100101102103104105 -140 -120 -100 -80 -60 -40 -20 0 20 X: 200 Y: -29.16 F(Hz) PSD (dB) PSD obtenido experimentalmente con el offset sin corregir X: 400 Y: -11.01 X: 600 Y: -59.77 X: 800 Y: -61.81 SFDR SFDR 71 Los resultados obtenidos anteriormente mediante simulación y el experimento justifican el hecho de que el offset pueda ser ajustado en busca de una mejora a los resultados que permita analizarlo de forma que la señal se parezca lo más posible a una entrada sinusoidal pura. Para ello se a ajustará el offset de contínua de la fuente, de forma que se reduzca el tono de 200 Hz. En vista a las fórmulas, los tonos de 600 Hz y de 800 Hz permanecerán prácticamente inalterados. Estas predicciones teóricas fueron validadas tanto por simulación como por los resultados experimentales. No obstante, los resultados experimentales seguirán aportando datos que recogen las imperfecciones a la entrada. Consecuentemente, se puede asegurar que el comportamiento del circuito será siempre mejor de lo obtenido mediante el experimento. Si se observa la figura 6.3, se aprecia cómo con el ajuste del Offset se consigue eliminar el armónico de 200 Hz, quedando al mismo nivel que el ruido del circuito. Además, se observa como los tonos de 600 Hz y 800 Hz apenas varían. En cuanto a los valores obtenidos se observa cómo se obtienen resultados de 51 dB tanto en los tonos de 600 Hz como en el de 800 Hz. Además, es importante destacar que, como se explicó anteriormente, con la reducción del tono de 200 Hz se están corrigiendo además efectos de imperfecciones tales como el offset del integrador y las variaciones en la salida de ASDM. Otro aspecto destacado son los tonos de alta frecuencia debido a la modulación. En los resultados experimentales, debido a los errores de cuantificación del osciloscopio los tonos quedan enmascarados por el fondo de ruido. En apartados posteriores se observará como al reducir la amplitud se puede mejorar la resolución al realizar la medida, consiguiendo ver estos tonos*. No obstante, serán considerablemente más pequeños que los demás. * Al disminuir la amplitud se puede escalar el nivel de la toma de datos del osciloscopio en valores más pequeños. Esto permite una medida más precisa ante valores más pequeños. Como consecuencia se consigue que el fondo de ruido pueda ser desplazado hacia valores más bajos Resultados experimentales. 72 72 Figura 6.3. PSD obtenida experimentalmente corrigiendo el offset. 6.3 Análisis en la salida de las diferentes etapas. En el presente apartado se analizará y comparará la salida ante cada elemento del circuito con el fin de verificar su correcto funcionamiento y justificar posibles variaciones con respecto al análisis mediante Microcap. 6.3.1 Bloque del Asynchronous Sigma-Delta modulator La figura 6.4 muestra la salida del integrador y el comparador. En ella se aprecian cómo el valor Vs aumenta ligeramente, por lo que se debe producir un aumento de la frecuencia fm. Además se produce una ligera modulación en la amplitud del integrador y el comparador, teniendo ésta una frecuencia de 200 Hz, es decir, la frecuencia de entrada. Al igual que se explicó en el apartado 4.5, se producen variaciones en la salida del comparador, sin embargo estas son considerablemente pequeñas. Además, como se explicó en el apartado 6.2 el efecto que pudiera causar puede ser corregido. 100101102103104105 -140 -120 -100 -80 -60 -40 -20 0 20 X: 800 Y: -62.18 F(Hz) PSD (dB) PSD obtenido experimentalmente con el offset corregido X: 400 Y: -11.02 SFDR 73 Figura 6.4. Salidas experimentales del integrados y del comparador con histéresis. 6.3.2 Salida del Zero-crossing detector El aspecto más importante a destacar de este bloque es que debido al comportamiento no ideal del LM555 y al aumento de fm hasta 10 KHz, el condensador no se descargaba totalmente aunque se encontrara dentro de los límites, por lo que fue necesario disminuir el valor del retraso hasta 11 μs. Además, aparece una pequeña modulación en amplitud en los máximos de los pulsos con frecuencia el doble de la frecuencia de entrada. Sin embargo ésta es muy pequeña, de tan sólo 0.1 V aproximadamente (figura 6.6). Así, se espera que esto afecte al PSD, ya que en la simulación con Microcap el LM555 estaba realizado mediante una macro en la cual el elemento actuaba de forma ideal. La figura 6.5 la salida del ZCD detector a la vez que la del ASDM. En ella se aprecia el correcto funcionamiento del ZCD. Además, si se analiza el ancho del pulso se puede comprobar que el valor del pulso es justamente el seleccionado (11 =1.1·R·C). 0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5 x 10-3 -15 -10 -5 0 5 10 15 X: 0.001572 Y: 13.76 t (s) v(t) Salidas del ASDM X: 0.001507 Y: 7.561 X: 0.001507 Y: 7.571 Comparador Integrador Resultados experimentales. 80 80 El hecho de que con mayores amplitudes se obtengan peores resultados se debe a varios factores de los cuales el más importante de ellos es que la modulación de la amplitud producida en el ASDM ý el LM555 aumenta. Además, con el aumento de la amplitud se hacen más pequeños los pulsos del ASDM en las zonas de los máximos y minimos, por lo que la importancia del Slew-Rate en estos tramos es mayor. Otro aspecto fundamental es que esta zona se situa más cerca de los tonos de alta frecuencia, por lo que, aunque en pequeña medida se están solapando. Figura 6.14. Evolución del SFDR con la amplitud para varias frecuencias. Figura 6.15. Evolución del SNDR con la amplitud para varias frecuencias. 4 5 6 7 8 9 10 46 48 50 52 54 56 58 60 A (V) SFDR - (dB) Evolución del SFDR con la amplitud fIN=200 Hz - spline fIN=150 Hz - spline fIN=100 Hz - spline fIN=75 Hz - spline fIN=50 Hz - spline fIN=25 Hz - spline fIN=200 Hz - Dato experimental fIN=150 Hz - Dato experimental fIN=100 Hz - Dato experimental fIN=75 Hz - Dato experimental fIN=50 Hz - Dato experimental fIN=25 Hz - Dato experimental 4 5 6 7 8 9 40 42 44 46 48 50 52 54 56 58 A (V) SNDR - (dB) Evolución del SNDR con la amplitud fIN=200 Hz - spline fIN=150 Hz - spline fIN=100 Hz - spline fIN=75 Hz - spline fIN=50 Hz - spline fIN=25 Hz - spline fIN=200 Hz - Dato experimental fIN=150 Hz - Dato experimental fIN=100 Hz - Dato experimental fIN=75 Hz - Dato experimental fIN=50 Hz - Dato experimental fIN=25 Hz - Dato experimental 81 6.7 Conclusiones. Se ha analizado el circuito ante diferentes elementos y señales de entrada. El análisis de los elementos ha permitido una mejora considerable del SFDR con respecto al Op-Amp seleccionado inicialmente. Así, a pesar de haberse producido un deterioro con respecto a los valores que aportaba la simulación, tanto el SFDR como el SNDR alcanzan valores realmente buenos. Además, el circuito ha demostrado mejores resultados conforme se disminuía la frecuencia y la amplitud. Conclusiones y líneas futuras de investigación. 82 82 7 CONCLUSIONES Y LÍNEAS FUTURAS DE INVESTIGACIÓN. 7.1 Conclusiones. A lo largo del trabajo se han analizado el espectro tanto de las simulaciones con Simulink y Microcap como de la respuesta experimental del circuito. Las conclusiones del estudio llevado a cabo se exponen a continuación:  Basado en un modulador Sigma-Delta se puede diseñar un circuito cuadrático mediane el uso del Asynchronous-Sigma Modulator seguido de un Zero-Crossing detector seguido de un filtro paso bajo.  Mediante dicha estructura se puede transmitir información en frecuencia.  El ASDM puede ser realizado mediante un integrador y un comparador con histéresis.  Variaciones en el retraso no juegan un papel fundamental en los resultados siempre y cuando se mantengan dentro del límite que marcan los demás parámetros del circuito.  Variaciones en ∆,Vs y W0 solo causan alteraciones en la frecuencia máxima, mínima y de la portadora desplazando los tonos de la modulación a lo largo del eje de las frecuencias.  El circuito puede ser elaborado mediante el uso de Op-Amps, una puerta XOR, un circuito integrado inversor, resistencias y condensadores.  Las simulaciones con Simulink y Microcap muestran mejores resultados que los datos experimentales. Sin embargo, los datos experimentales siguen siendo de gran calidad.  A lo largo del circuito se deterioran las señales de distinta forma, siendo el responsable del tono de 3·fin el ASDM, mientras que el de 4·fin es la oscilaciones en los máximos de la salida del ZCD.  Las prestaciones del circuito mejoran cuando se disminuye la frecuencia y la amplitud de la onda de salida. 83 7.2 Líneas futuras de investigación. En vista las conclusiones analizadas previamente, podría ser realizado un estudio más pormenorizado de algunos aspectos del circuito o de sus implementaciones. A continuación se exponen futuras posibles mejoras o líneas de investigación que podrían ser llevadas a cabo para conseguir una mejora de los resultados:  Ajustar el offset de los Op-Amps mediante los pines que tiene dispuestos para ello.  Probar el comportamiento del circuito relizando otro tipo de implementación del ZCD que mejora el tono de 4·fin.  En vista a la diferencia de resultados entre las simulaciones y el comportamiento experimental, fabricar la PCB para el caso diferencial y estudiar su comportamiento y sus resultados.  Realizar un sistema de autocancelación del offset DC. Referencias 84 84 REFERENCIAS [1] F. Colodro, A. Torralba, J.L. Mora, and J.M. Martínez-Heredia, « An Analog Squaring Technique based on Asynchronous Sigma-Delta Modulation», IEEE Transactions on Circuits and Systems II: Express Briefs ( Volume: 56, Issue: 8, Aug. 2009 ) [2] C. J. Kikkert and D. J. Miller, « Asynchronous delta sigma modulation»,Proc. IREE, vol. 36, pp. 83–88, Apr. 1975. [3] « Measuring of dynamic figures: SNR, THD, SFDR» apuntes de PennState College of Engineering. [4] « Clase 5. Procesos estocásticos en Teoría de la señal.» apuntes de la Universidad de Navarra. [5] Norbert R.Malik, « CIRCUITOS ELECTRÓNICOS. ANÁLISIS, SIMULACIÓN Y DISEÑO», Prentice Hall [6] Steven R. Norsworthy, Richard Schreier, Gabor C. Temes, « Delta-Sigma Data Converters. Theory, Design, and Simulation», IEE PRESS [7] Alejandro Arias Alcaraz, Antonio Luque Estepa, «Manual de Microcap V demo», Universidad de sevilla. [8] Mathworks.com 85 APÉNDICE 1. DEMOSTRACIÓN DEL EFECTO DE IMPERFECCIONES A LA ENTRADA DEL ASDM Si se considera la señal de entrada como la suma de una señal con la frecuencia deseada más otra señal no deseada se puede escribir cómo: VIN=A·sin(2·π·fin)+VNo-deseado La señal de salida vendrá dada por Vs=(A·sin(2·π·fin)+VNo-deseado)2=A2·sin(4·π·fin)+VNodeseado2+2·A·sin(2·π·fin)·VNo-deseado Si consideramos que la señal no deseada está constituida por un offset más las sumas de dos señales sinusoidales del doble de frecuencia de entrada se puede determinar los principales componentes espectrales que resultarán: VNo-desado=Voff+b1· sin(4·π·fin)+ b2· sin(6·π·fin) VNo-desado2=Voff2+b12sin(8·π·fin)+b22sin(12·π·fin)+2Voff·b1·sin(4·π·fin)+2Voff·b2·sin(6·π·fin)+ +2·b1·b2·sin(4·π·fin)·sin·(6·π·fin) = Voff2+b12 sin(8·π·fin)+ b22 sin(12·π·fin)+2Voff· b1· sin(4·π·fin)+ 2Voff· b2· sin(6·π·fin)+b1·b2·[cos(2·π·fin)-cos·(10·π·fin)]. 2·A·VNo-deseado=2·A·Voff·sin(2·π·fin)+2·A·b1·sin(2·π·fin)sin(4·π·fin)+2·A·b2·sin(2·π·fin)·sin(6·π·fin) =2·A·Voff·sin(2·π·fin)+A·b1·[cos(2·π·fin)-cos(6·π·fin)]+A·b2·[cos(8·π·fin)-cos(4·π·fin)] /Apéndice 2. Estructura en Microcap del ASDM de la versión diferencial 86 86 APÉNDICE 2. ESTRUCTURA EN MICROCAP DEL ASDM DE LA VERSIÓN DIFERENCIAL