Repositorio Institucional de Documentos

Trabajo Fin de Máster Ecualizadores Adaptativos en Tiempo Continuo para Comunicaciones Multi-Gigabit Autor Erick Guerrero Rodríguez Director Dr. Santiago Celma Pueyo Facultad de Ciencias 2014 Repositorio de la Universidad de Zaragoza – Zaguan http://zaguan.unizar.es ECUALIZADORES ADAPTATIVOS EN TIEMPO CONTINUO PARA COMUNICACIONES MULTI-GIGABIT Erick Guerrero Rodr´ıguez Grupo de Dise˜no Electr´onico Departamento de Ingenier´ıa Electr´onica y Comunicaciones Facultad de Ciencias Universidad de Zaragoza ECUALIZADORES ADAPTATIVOS EN TIEMPO CONTINUO PARA COMUNICACIONES MULTI-GIGABIT Memoria del Trabajo Fin de M´aster M´aster en F´ısica y Tecnolog´ıas F´ısicas Realizada por Erick Guerrero Rodr´ıguez Bajo la direcci´on del profesor Dr. Santiago Celma Pueyo Dpto. Ingenier´ıa Electr´onica y Comunicaciones Facultad de Ciencias Universidad de Zaragoza Zaragoza, septiembre de 2014 Tabla de Contenido 1. Introducci´on 1 2. Objetivos 4 3. Ecualizadores adaptativos 5 3.1. Tipos de ecualizadores . . . . . . . . . . . . . . . . . . . . . . . . . 7 3.1.1. Ecualizadores de tiempo continuo . . . . . . . . . . . . . . . 8 4. Dise˜no e implementaci´on del ecualizador adaptativo propuesto 11 4.1. T´ecnica de balanceo espectral . . . . . . . . . . . . . . . . . . . . . 12 4.2. Ecualizador de l´ınea . . . . . . . . . . . . . . . . . . . . . . . . . . 14 4.2.1. Ecualizador de l´ınea propuesto . . . . . . . . . . . . . . . . . 15 4.3. Lazo de adaptaci´on . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 4.3.1. Filtros del lazo de adaptaci´on . . . . . . . . . . . . . . . . . 18 4.3.2. Comparador de potencia . . . . . . . . . . . . . . . . . . . . 21 5. Resultados 25 5.1. Resultados de simulaci´on post-layout . . . . . . . . . . . . . . . . . 25 6. Conclusiones 29 Bibliograf´ıa 31 [i] Cap´ıtulo 1 Introducci´on La creciente demanda de servicios digitales en el hogar ha generado una necesidad de transmitir datos a elevadas tasas de bit, del orden de los gigabits por segundo, con una alta calidad de servicio (QoS por sus siglas en ingl´es). Debido a esto, se necesita cada vez m´as de sistemas de comunicaciones m´as r´apidos, robustos y econ´omicamente accesibles para los usuarios. Estos sistemas deben combinar sin´ergicamente redes wireless ywireline. A medida que la tecnolog´ıa de fabricaci´on de circuitos integrados va evolucionando junto con la innovaci´on en las t´ecnicas de dise˜no de los mismos, se ha logrado desarrollar sistemas digitales de altas prestaciones. Sin embargo, existe una limitaci´on inherente a las propiedades f´ısicas del canal de transmisi´on que debe ser superada para lograr tasas de transferencia por encima del gigabit por segundo. En este trabajo nos vamos a centrar en los sistemas de comunicaci´on serie (wireline). Los sistemas de comunicaciones serie se pueden representar, de forma generalizada, con el diagrama de bloques de la Figura 1.1. Contienen un transmisor, el canal y un receptor. El transmisor es el encargado de procesar la informaci´on, ajustarla al protocolo de transmisi´on deseado y, en su caso, modular los datos con la se˜nal portadora que ser´a transmitida a trav´es del canal. Por su parte, el receptor realiza el proceso Canal ReceptorTransmisor Figura 1.1: Diagrama de bloques general de un sistema de comunicaciones. [1] 2 Figura 1.2: Interferencia Inter-S´ımbolo (ISI). Figura 1.3: Respuesta frecuencial del canal (azul), ecualizador (rojo) y la combinaci´on de ambas (verde). inverso, es decir, demodula la se˜nal y la procesa para recuperar la informaci´on originalmente transmitida. Sin embargo, las no-idealidades del canal tales como su limitado ancho de banda generan una atenuaci´on en las componentes de alta frecuencia de la se˜nal, originando un fen´omeno conocido como Interferencia InterS´ımbolo (ISI, por sus siglas en ingl´es), que consiste en un ensanchamiento temporal en los s´ımbolos transmitidos haciendo que se solapen unos con otros. Estas noidealidades deterioran la calidad de la se˜nal y causan errores en el proceso de recuperaci´on de datos. ´ Este fen´omeno se puede observar en la Figura 1.2. Para compensar los errores de ISI provocados por el ancho de banda del canal, existen dos opciones b´asicas: recurrir a sistemas de modulaci´on m´as complejos o aplicar una ecualizaci´on a la se˜nal. De estas dos, la segunda es la mejor opci´on debido a su bajo nivel de complejidad y, sobre todo, al bajo coste del sistema final. La ecualizaci´on consiste en generar una respuesta frecuencial inversa a la del canal de transmisi´on. De esta manera, la combinaci´on canal–ecualizador producir´a una respuesta plana en el rango frecuencial deseado, lo que equivale a un Ecualizadores adaptativos en tiempo continuo para comunicaciones multi-gigabit 3 ensanchamiento del ancho de banda ´util. Este proceso se muestra en la Figura 1.3. Adem´as, se debe tomar en cuenta que en un sistema pr´actico de transmisi´on, las caracter´ısticas del canal pueden tener variaciones debido a la temperatura, las propiedades f´ısicas del canal, su longitud, etc. Por lo tanto, es imprescindible que el ecualizador sea capaz de adaptar su respuesta a dichas variaciones, de lo contrario, resultar´ıa en una sobrecompensaci´on o subcompensaci´on de la se˜nal. Ecualizadores adaptativos en tiempo continuo para comunicaciones multi-gigabit Cap´ıtulo 2 Objetivos El objetivo principal de este trabajo consiste en dise˜nar, simular y depurar un ecualizador adaptativo capaz de compensar las p´erdidas en alta frecuencia debidas al limitado ancho de banda del canal de transmisi´on en comunicaciones serie de alta velocidad. Debido a que la fibra ´optica pl´astica (POF por sus siglas en ingl´es) es una alternativa emergente en los ´ultimos a˜nos para lograr comunicaciones multi-gigabit con costes considerablemente aceptables, el ecualizador propuesto se dise˜nar´a enfocado a compensar una fibra ´optica pl´astica step-index Mitsubishi GH para un rango de longitudes de 10 m a 50 m, para secuencias de datos binarias con modulaci´on NRZ a 1.25 Gb/s. La implementaci´on del sistema propuesto se realizar´a en el entorno de simulaci´on de circuitos integrados CADENCE. Adem´as, se emplear´a una tecnolog´ıa de fabricaci´on est´andar CMOS de 0.18 µm de longitud de canal de transistor. Adem´as, otro de los objetivos principales consiste en lograr la operaci´on del sistema limitado a un voltaje de alimentaci´on de solamente 1 V. Esto con el objeto de demostrar la escalabilidad del sistema a tecnolog´ıas m´as modernas que tienen una longitud de canal m´ınima m´as corta y, adem´as, voltajes de alimentaci´on muy bajos. La memoria est´a organizada de la siguiente manera: en el cap´ıtulo 3 se presenta una introducci´on a los ecualizadores adaptativos y las distintas estructuras con las que se pueden implementar, en el cap´ıtulo 4 se describir´a de manera detallada los bloques que conforman el ecualizador propuesto, en el cap´ıtulo 5 se presentan los principales resultados obtenidos en simulaci´on y, finalmente, en el cap´ıtulo 6 se presentan las conclusiones. [4] Cap´ıtulo 3 Ecualizadores adaptativos Existen varios canales de comunicaci´on el´ectrica con distintas caracter´ısticas. Algunos ejemplos son el par trenzado, cable coaxial, trazas en placas de circuito impreso (PCB), etc. En todos ellos, la ecualizaci´on ha sido muy utilizada para compensar la atenuaci´on producida por el canal. Para comunicaciones en largas distancias, los canales de fibras ´opticas son la mejor opci´on para transportar grandes vol´umenes de informaci´on a velocidades de varios gigabits por segundo. En este caso, la ecualizaci´on tambi´en se ha utilizado en m´odems y adsl para corregir la dispersi´on crom´atica producida por la fibra ´optica de vidrio [1]. Por otro lado, la creciente demanda de conexiones de banda ancha para usuarios residenciales representa un nuevo reto para las operadoras de telecomunicaciones: ¿C´omo llevar las se˜nales digitales con altas tasas de transferencia y una alta calidad de servicio a los dispositivos de los consumidores distribuidos dentro del hogar del usuario final? Dentro de todas las posibilidades existentes, la fibra ´optica de pl´astico representa una alternativa muy atractiva desde el punto de vista de costes, velocidades de transmisi´on y, sobre todo, facilidad de instalaci´on. En la actualidad, la POF step-index es usada comercialmente en la industria, sector automovil´ıstico [2], y en redes de ´area dom´esticas (HANs, por sus siglas en ingl´es) a velocidades de hasta 100 Mb/s sobre 50 m [2]. Sin embargo, el principal problema de la POF es su limitado producto de longitud–ancho de banda de aproximadamente 45 MHz x 100 m debido a la dispersi´on modal [3]. En primer orden de aproximaci´on, el canal de comunicaciones se puede modelar mediante un filtro pasa-bajas de primer orden. Entonces, su respuesta frecuencial aproximada se puede escribir como: [5] 4.1 T´ ecnica de balanceo espectral 12 l´ınea. En comparaci´on con otras estructuras reportadas en la literatura, la propuesta reduce significativamente la complejidad del dise˜no, los bloques anal´ogicos necesarios y, por lo tanto, el consumo de ´area del sistema [1]. En las secciones siguientes se describir´a la teor´ıa de la t´ecnica de balanceo espectral que ha sido base para el dise˜no del ecualizador propuesto, as´ı como cada uno de los bloques anal´ogicos que lo componen. 4.1. T´ecnica de balanceo espectral La t´ecnica de balanceo espectral consiste en comparar dos rangos distintos del espectro de la se˜nal recibida. Si consideramos una secuencia de datos binarios aleatoria, su espectro de potencia puede ser representado por una funci´on sinc2 como la siguiente [10]: SX(f) = Tbsin(πfTb) πfTb2 (4.1.1) donde Tbes el periodo de bit de la secuencia de datos. Por lo tanto, el espectro de potencia se puede descomponer en dos rangos diferentes; esto se puede hacer mediante dos filtros pasa-bajas (LPFs) con diferentes frecuencias de corte. Si examinamos el espectro de potencia en la salida del ecualizador, se puede determinar si la secuencia de datos est´a sobre, sub o idealmente compensada, como se muestra en la Figura 4.2, y ajustar la ganancia de alta frecuencia de acuerdo a ello. As´ı pues, para la funci´on sinc2en (4.1.1), se puede determinar que la relaci´on de dos potencias de la se˜nal, P1yP2, para dos cualesquiera rangos de frecuencia, (a) (b) (c) Figura 4.2: Densidad de potencia espectral: (a) NRZ ideal, (b) sub-compensado y (c) sobrecompensado; donde Rb= 1/TBes la tasa de bit. Ecualizadores adaptativos en tiempo continuo para comunicaciones multi-gigabit 4.1 T´ ecnica de balanceo espectral 13 f1yf2, es constante y se puede expresar como: P2 P1 =c(4.1.2) Con fines pr´acticos, se debe tomar en cuenta para la ecuaci´on (4.1.2) que una relaci´on de potencias peque˜na hace la comparaci´on m´as inexacta mientras que una relaci´on grande causa un consumo de potencia mayor. Esta hip´otesis fue comprobada mediante simulaciones en por computador a partir de las cuales se obtuvo que una relaci´on de potencias c= 6,8 era la m´as adecuada para usarse en la ecuaci´on (4.1.2). Para poder obtener las potencias P1yP2, la se˜nal ecualizada pasa a trav´es de dos filtros pasa-bajas (LPF1 y LPF2). De esta manera, los dos filtros proporcionan las distintas secciones del espectro de potencia al comparador de error como se muestra en la Figura 4.1. Unas ganancias de A1= 2,3 y A2= 1,3 para los filtros LPF1 y LPF2, respectivamente, proporcionan la relaci´on de potencias deseada c= 6,8. Para poder determinar te´oricamente una aproximaci´on de las frecuencias de corte de los filtros pasa-baja, f1yf2, la relaci´on de potencias de la ecuaci´on (4.1.2) tambi´en puede ser expresada de la siguiente manera: P2 P1 =A2 2Rf2 0Sx(f)df A2 1Rf1 0Sx(f)df ≈A2 2f2Tb A2 1f1Tb =A2 2f2 A2 1f1 (4.1.3) Debe notarse que ´esta aproximaci´on es v´alida ´unicamente para frecuencias de corte muy por debajo de la tasa de bit y para filtros ideales brick-wall. Por lo tanto, tomando en cuenta (4.1.3), se han obtenido las frecuencias de corte f1= 23,6 MHz yf2= 471 MHz para un periodo de bit de 800 ps (tasa de bit de 1.25 Gb/s). Sin embargo, estos valores deben ser corregidos para ajustarse a filtros reales de primer orden mediante el factor π/2 [11], lo que resulta en las frecuencias de corte f1= 15 MHz y f2= 300 MHz. Como es de esperar, ambos filtros implementados realmente tendr´an polos adicionales, pero su efecto no ser´a significativo si su posici´on se encuentra en frecuencias mucho mayores que su frecuencia de corte. Por lo tanto, las variaciones en la se˜nal de control, ∆VC, para el ecualizador se genera mediante la siguiente ecuaci´on: Ecualizadores adaptativos en tiempo continuo para comunicaciones multi-gigabit 4.2 Ecualizador de l ´ ınea 14 ∆VC∝∆P1·c−∆P2(4.1.4) Hasta este punto es importante recalcar que el uso de dos filtros pasa-bajas en el lazo de control hacen que la se˜nal de error sea menos sensible a variaciones de PVT (Proceso, Voltaje y Temperatura). Esto es debido la simetr´ıa o matching con el que ser´an implementados en el layout gracias a que ambos tienen exactamente la misma estructura, con los condensadores como ´unica diferencia entre ellos. 4.2. Ecualizador de l´ınea Hasta la fecha, los ecualizadores en tiempo continuo propuestos en la literatura est´an basados en el par diferencial degenerado que se muestra en la Figura 4.3 [12, 13]. Esta estructura se puede analizar m´as f´acilmente considerando los transistores como ideales, para lo cual tenemos la expresi´on de la ganancia diferencial como: AD(s) = V+ O−V− O V+ S−V− S =−gm·RL 1 + gm·RD ·1 + s·CD·RD 1 + s·CD·RD 1+gm·RD (4.2.1) Como se puede observar, la ganancia en DC y la posici´on del cero est´an dadas por la resistencia y el condensador del par diferencial. Esto significa que si sustituimos estos elementos pasivos por una resistencia variable y un varactor imVo-Vo+ Vbias Vbias Vdd Vs+VsRLRL M1M2 M3M4 RD CD Figura 4.3: Par diferencial degenerado. Ecualizadores adaptativos en tiempo continuo para comunicaciones multi-gigabit 4.2 Ecualizador de l ´ ınea 15 plementados mediante transistores CMOS, tendremos completo control de estos par´ametros, como se puede observar en las gr´aficas de la Figura 4.4, donde se han realizado simulaciones para distintos valores de resistencia y capacidad. Sin embargo, como se puede ver directamente en las gr´aficas de la Figura 4.4, la ganancia y la posici´on del cero est´an completamente acopladas. Esto significa que cuando se ajusta el nivel de ganancia en DC, la posici´on del cero cambia y si se ajusta la posici´on del cero, la ganancia en el pico de alta frecuencia tambi´en var´ıa. Esta interdependenica representa una seria desventaja para la sintonizaci´on del ecualizador. Adem´as, el bajo voltaje de alimentaci´on limita severamente el rango din´amico del ecualizador, lo que lo pone en gran desventaja para sistemas alimentados con tensiones de 1,2 V o inferiores. 4.2.1. Ecualizador de l´ınea propuesto En contraste con el ecualizador basado en el par diferencial degenerado, el ecualizador propuesto, que se muestra en la Figura 4.5, es un una topolog´ıa splitpath completamente balanceada, donde el transconductor T2tiene dos salidas con transconductancias gm2ykgm2, respectivamente; la segunda salida es usada para establecer un lazo de retroalimentaci´on parcial positivo con una configuraci´on cruzada para incrementar la relaci´on entre la ganancia diferencial y la de modo com´un. Para frecuencias de operaci´on muy altas y bajo voltaje de alimentaci´on, el transconductor m´as simple que tiene un buen desempe˜no en estos casos es un transistor operando en una topolog´ıa de fuente-com´un, el cual ha sido empleado para implementar el ecualizador de l´ınea propuesto, como se muestra en la Figura Figura 4.4: Respuesta frecuencial del par diferencial degenerado para distintos valores de control (a) posici´on del cero y (b) ganancia en DC. Ecualizadores adaptativos en tiempo continuo para comunicaciones multi-gigabit 4.2 Ecualizador de l ´ ınea 16 - - C- - - - - C- - - T3 T1 T4T5 T2 T2 T1 T3T4T5 VS+ VSVo+ Vo1:k 1:k Figura 4.5: Diagrama de bloques del ecualizador de l´ınea propuesto. VCMb1 M1M3 C R3’ R4’ M4 R5’ M5 R1’ M2Mk VS+ VCMb1 M1M3 C R3’ R4’ M4 R5’ M5 R1’ M2Mk VSVCG VO+ VOMb2 VDD VDD Figura 4.6: Topolog´ıa a nivel transistor del ecualizador de l´ınea propuesto. 4.6. Para poder obtener la funci´on de transferencia del ecualizador, consideremos los transistores como transconductores ideales, cuya transconductancia est´a dada por gmi, y Ries la resistencia equivalente en sus nodos de drenador, las expresiones aproximadas para la ganancia diferencial y de modo com´un son [14] Ecualizadores adaptativos en tiempo continuo para comunicaciones multi-gigabit 4.2 Ecualizador de l ´ ınea 17 AD(s) = V+ O−V− O V+ S−V− S =−R5·R1·gm1·gm2 R1·k·gm2−1 · 1 + sCgm5·gm3·R3 gm1·gm2·gm4 ·k·gm2−1 R1−R3−g−1 m4 1 + sC(R3+g−1 m4)(4.2.2) AC(s) = 2·V+ O V+ S+V− S =R5·R1·gm1·gm2 R1·k·gm2+ 1 · 1 + sCgm5·gm3·R3 gm1·gm2·gm4 ·k·gm2+1 R1+R3+g−1 m4 1 + sC(R3+g−1 m4)(4.2.3) Se debe tomar en cuenta que kes la relaci´on de dimensiones del transistor entre Mky M2. Como se puede ver claramente de las ecuaciones (4.2.2) y (4.7), las funciones de transferencia que caracterizan al ecualizador son muy complejas. Sin embargo, se puede obtener la raz´on de rechazo al modo com´un (CMRR, por sus siglas en ingl´es) f´acilmente si se eval´uan las ganancias diferencial y de modo com´un para s= 0 y se calcula la relaci´on como se muestra a continuaci´on [14] CMRR =AD(0) AC(0) =1 + R1·k·gm2 1−R1·k·gm2 (4.2.4) donde k= 2 garantiza la estabilidad del ecualizador a la vez que un CMRR similar al del par degenerado se puede obtener bajo las mismas condiciones de operaci´on. El CMRR del ecualizador propuesto es de 9.8 dB mientras que el del par diferencial degenerado es de 9 dB para las mismas condiciones. El circuito puede ajustar la ganancia de alta frecuencia modificando el voltaje de compuerta, VC, del transistor Mb1, que se coloca en paralelo con la resistencia R3. La ganancia del ecualizador puede ser sintonizada, sin afectar el voltaje de modo com´un a la salida, usando un resistor flotante de carga, el cual es implementado con un transistor, Mb2, polarizado en la zona de triodo mediante el voltaje de control VCG. A diferencia del par diferencial degenerado, el control del ecualizador de la ganancia y el cero est´an completamente desacoplados. En la Figura 4.7(a) y 4.7(b) se muestra la respuesta frecuencial para distintos valores de VCyVCG, respectivamente, donde Ecualizadores adaptativos en tiempo continuo para comunicaciones multi-gigabit 4.3 Lazo de adaptaci´ on 18 (a) (b) Figura 4.7: Respuesta frecuencial del ecualizador propuesto (a) posici´on del cero vs. VCy (b) ganancia en DC vs. VCG. se puede ver c´omo la modificaci´on de la ganancia no afecta a la posici´on del cero y viceversa. Se ha logrado obtener un rango para la posici´on del cero desde 500 MHz hasta 100 MHz para valores de VCdesde 0 V hasta 400 mV, respectivamente, y un rango en la ganancia en DC desde -6.7 dB hasta -5 dB para valores de VCG desde 0 V hasta 400 mV tambi´en. 4.3. Lazo de adaptaci´on 4.3.1. Filtros del lazo de adaptaci´on Como se ha descrito anteriormente, para obtener las diferentes partes del espectro de la se˜nal, se necesitan dos filtros pasa-bajas de primer orden. Los diagramas de bloques de los dos filtros se muestra en la Figura 4.8, donde se puede ver que se ha utilizado una estructura similar a la del ecualizador, es decir, retroalimentaci´on parcial positiva (con k= 0,5 en este caso). Gracias a esto, se ha reducido las variaciones en el modo com´un de la se˜nal, lo cual contribuye a que la comparaci´on de potencias se realice de manera correcta. Una de las ventajas en utilizar dos filtros pasa-bajas es que ambos tendr´an la misma estructura como la que se muestra en la Figura 4.8, lo cual ayudar´a a que el layout pueda ser generado con gran modularidad, haciendo que el matching de las distintas etapas sea m´as f´acil. Siguiendo la mima l´ınea de dise˜no que con el ecualizador, se han empleado en ambos filtros pasa-bajas transistores en configuraci´on de fuente com´un y polarizados con una resistencia para mantener la operatividad en bajo voltaje del sistema. El esquem´atico a nivel transistor de los filtros propuestos se muestra en la Figura 4.9. Ecualizadores adaptativos en tiempo continuo para comunicaciones multi-gigabit 4.3 Lazo de adaptaci´ on 19 Figura 4.8: Diagrama de bloques de los dos filtros pasa-bajas. VDD VDD V0+CLP M1LP M2LP MKLP R1LP R2LP VDD VDD V0-CLP M1LP M2LP MKLP R1LP R2LP V0LP+ V0LPVCLP Figura 4.9: Topolog´ıa a nivel transistor de los filtros pasa-bajas propuestos. Considerando transistores ideales, caracterizados por sus transconductancia gmiLP y con RiLP como la resistencia equivalente en su nodo de drenador, la expresi´on aproximada para las ganancias diferencial y de modo com´un de los filtros pasa-bajas son, respectivamente: ADLP F (s) = V+ oLP −V− OLP V+ O−V− O =R1LP ·R2LP ·gm1LP ·gm2LP 1−R1LP ·k·gm2LP ·1 1 + sCi·R1LP 1−R1LP ·k·gm2LP (4.3.1) Ecualizadores adaptativos en tiempo continuo para comunicaciones multi-gigabit 4.3 Lazo de adaptaci´ on 20 ACLP F (s) = 2·V+ OLP V+ O+V− O =R1LP ·R2LP ·gm1LP ·gm2LP 1 + R1LP ·k·gm2LP ·1 1 + sCi·R1LP 1+R1LP ·k·gm2LP (4.3.2) donde los condensadores de integraci´on son C1LP = 6,2 pF y C2LP = 0,26 pF para los filtros LPF1 y LPF2, respectivamente, mientras que las capacidades par´asitas han sido despreciadas. Se puede obtener directamente de (4.3.1) y (4.10) que el CMRR en DC para ambos filtros es CMRR =ADLP (0) ACLP (0) =1 + R1LP ·k·gm2LP 1−R1LP ·k·gm2LP (4.3.3) Es importante notar que, de acuerdo con (4.3.3), si se dise˜nan correctamente los filtros, se puede obtener un alto CMRR. Mediante simulaci´on se ha comprobado que la ganancia de modo com´un es de -8.9 dB para los dos filtros. En la Figura 4.10 se muestra, obtenida por simulaci´on, la respuesta frecuencial (diferencial y de modo com´un) para ambos filtros. Los filtros LPF1 y LPF2 tienen ganancias diferenciales de 7.2 dB y 2.3 dB y frecuencias de corte de 15 MHz y 300 MHz, respectivamente. (a) (b) Figura 4.10: Respuesta frecuencial de los filtros de lazo: (a) diferencial y (b) de modo com´un. Ecualizadores adaptativos en tiempo continuo para comunicaciones multi-gigabit 4.3 Lazo de adaptaci´ on 21 4.3.2. Comparador de potencia En la literatura se han reportado comparadores de potencia basados en el uso de dos filtros seguidos por dos rectificadores y un amplificador de error. Estos rectificadores generalmente est´an basados en pares diferenciales con su voltaje de salida en el nodo de fuente com´un [15]. Esta configuraci´on no es realmente un comparador de potencia y adem´as sufre de un rango de salida peque˜no en altas frecuencias, principalmente debido a las capacidades par´asitas del nodo de fuente com´un. Por lo tanto, estos rectificadores necesitan usar un amplificador de error con una alta ganancia y bajo nivel de offset, lo cual hace que el dise˜no sea m´as complicado e incrementa el consumo de potencia en unos pocos mW [15]. Como alternativa al uso de amplificadores de error, se puede utilizar un convertidor de voltaje-corriente (V/I) empleando la t´ecnica conocida como currentsteering, lo que facilita la integraci´on de la se˜nal de error mediante un condensador a tierra. Por otro lado, ´esta t´ecnica empleada para implementar el comparador de error que ha sido reportado en [16, 6, 17], produce un rango de salida para la se˜nal de error muy amplio, lo cual reduce las especificaciones de ganancia para que el amplificador de error ajuste la se˜nal de control, VC, al nivel requerido por el ecualizador de l´ınea. Sin embargo, debido a que se necesita un voltaje de saturaci´on1, VDsat, en cada transistor apilado para que opere en la regi´on de saturaci´on, el nivel m´aximo de voltaje de entrada se reduce a VDD −3VDsat, lo cual, para aplicaciones de bajo voltaje, limita severamente los l´ımites del rango de entrada. El comparador de potencia propuesto est´a basado en el par diferencial flippedvoltage follower (FVFDP, por sus siglas en ingl´es) [18], que se muestra en la Figura 4.11, donde los transistores M1y M2utilizan la caracter´ıstica ´unica del par diferencial acoplado para detectar la potencia de la se˜nal gracias a la respuesta cuadr´atica de corriente-voltaje de los transistores MOS operando en la regi´on de saturaci´on [19]. Debido a que la corriente de polarizaci´on, Ib, fija una corriente de drenador constante en M4,IDM4, la corriente total de drenador del par diferencial puede obtenerse a trav´es de M3como: 1El voltaje de saturaci´on es el voltaje de drenador a fuente necesario para que el transistor MOS opere en la regi´on de saturaci´on VDsat > VGS −VT H . Ecualizadores adaptativos en tiempo continuo para comunicaciones multi-gigabit 5.1 Resultados de simulaci´ on post-layout 28 (a) (b) Figura 5.3: Diagramas de ojos antes de la ecualizaci´on a 1.25 Gb/s para (a) 50 m y (b) 10 m de POF. (a) (b) Figura 5.4: Diagrama de ojos a la salida del circuito a 1.25 Gb/s para (a) 50 m y (b) 10 m de POF. Figura 5.5: Respuesta transitoria en los diferentes bloques que componen el ecualizador adaptativo. Finalmente, para poder ilustrar de manera gr´afica el comportamiento del circuito, en la Figura 5.5 se ha seguido la pista a la se˜nal en cada punto del ecualizador adaptativo. De esta manera se puede observar la operaci´on que efect´ua cada uno de los bloques anal´ogicos que componen el sistema en el proceso de ecualizaci´on de la se˜nal. Ecualizadores adaptativos en tiempo continuo para comunicaciones multi-gigabit Cap´ıtulo 6 Conclusiones En este trabajo se ha presentado el dise˜no completo de un ecualizador adaptativo de tiempo continuo basado en la t´ecnica de balanceo espectral. Se ha implementado en una tecnolog´ıa est´andar CMOS de 0.18 µm. Como meta espec´ıfica se fij´o compensar el ancho de banda de una fibra de pl´astico Mitsubish GH para dos distintas longitudes (10 m y 50 m) con se˜nales binarias NRZ a una tasa de bit de 1.25 Gb/s, lo cual se ha logrado satisfactoriamente. Sin embargo, la metodolog´ıa de dise˜no que se ha desarrollado es v´alida para cualquier canal de comunicaciones, ajustando la posici´on del polo y el cero en el ecualizador, as´ı como las frecuencias de corte de los filtros del lazo de adaptaci´on, de acuerdo a la respuesta frecuencial del canal deseado. Se ha logrado aumentar el ancho de banda de la POF para 50 m y 10 m desde 100 MHz y 300 MHz, respectivamente, hasta 1.23 GHz. Es importante resaltar que los resultados presentados en el cap´ıtulo 5 corresponden a simulaciones postlayout, las cuales incluyen todas las capacidades y resistencias par´asitas del trazado f´ısico del circuito integrado. Esto nos proporciona un resultado muy pr´oximo al previsto de post-fabricaci´on. El bajo consumo de potencia que presenta el sistema, as´ı como la poca ´area total consumida, hace la propuesta interesante para aplicaciones de enlace multi punto, donde el coste unitario debe ser muy reducido. Por otro lado, se han abierto varias l´ıneas de investigaci´on que se pueden seguir a partir de este trabajo, las cuales se enumeran a continuaci´on: 1.- Estudiar distintas estructuras del ecualizador para verificar la viabilidad de una adaptabilidad basada en un c´odigo digital. 2.- Incorporar al sistema una caracter´ıstica multi-rate, es decir, que funcione de [29] 30 igual manera a distintas tasas de bit y diferentes modulaciones. 3.- Fabricar f´ısicamente el ecualizador adaptativo propuesto y desarrollar un set-up de pruebas para comprobar mediante mediciones experimentales la funcionalidad del sistema. Ecualizadores adaptativos en tiempo continuo para comunicaciones multi-gigabit Bibliograf´ıa [1] J. Liu and X. Lin. Equalization in high-speed communication systems. IEEE Circuits and Systems Magazine, 4(2):4–17, 2004. [2] R. Gaudino, J.R. Molina, D. Zeolla, P. Savio, S. Straullu, A. Nespola, S. Abrate, C. Zerna, J. Sundermeyer, A. Fiederer, N. Verwaal, B. Offenbeck, and N. Weber. Architectures for low-cost Gbit/s POF links for home networking. In Future Network and Mobile Summit, pages 1–7, June 2010. [3] O. Ziemann, J. Kranser, P.E. Zamzow, and W. Daum. POF Handbook Optical Short Range Transmission Systems. Springer, 2008. [4] L. Hoon and H. Gunhee. A low power and small area analog adaptive line equalizer for 100 Mb/s data rate on UTP cable, volume 87, no. 4, pages 634– 639. IEICE transactions on electronics, 2004. [5] Michael Peffers. The Benefits of Using Linear Equalization in Backplane and Cable Applications. Texas Instruments, June 2013. [6] J. Lee. A 20-Gb/s adaptive equalizer in 0.13-µm CMOS technology. IEEE Journal of Solid State Circuits, 41(9):2058–2066, 2006. [7] D. Hong and K.-T. Cheng. A two-tone test method for continuous-time adaptive equalizers. Springer, pages 75–87, 2010. [8] 3.2 Gbps equalizer and cable driver. Maxim Integrated Products, 2005. [9] C. Gimeno, C. S´anchez-Azqueta, E. Guerrero, C. Aldea, , and S. Celma. A 1-V 1.25-Gbps CMOS analog front-end for short reach optical links. In IEEE European Solid-State Circuits Conference, 2013. [31] BIBLIOGRAF´ IA 32 [10] Behzad Razavi. Design of Integrated Circuits for Optical Communications. Mc Graw Hill, 2003. [11] C. Kuo-Hsing, T. Yu-Chang, W. Yen-Hsuehand, and L. Ying-Fu. A 5-Gb/s Inductorless CMOS Adaptive Equalizer for PCI Express Generation II Applications. IEEE Transactions on Circuits and Systems II: Express Briefs, 57 (5):324–328, 2010. [12] F. Tavernier, C. Hermans, and M. Steyaert. Optimised equaliser for differential CMOS photodiodes. Electronics Letters, 42(17):1002–1003, August 2006. [13] J. Hao, Z. Yumei, and J. Yishu. A low-power 3.125 Gbps CMOS analog equalizer for serial links. Journal of Semiconductors, 3(11), November 2010. [14] C. Gimeno, E. Guerrero, S. Celma, and C. Aldea. Reliable CMOS adaptive equalizer for short-haul optical networks. Microelectronics Reliability, in press. DOI: 10.1016/j.microrel.2013.07.041, . [15] R. Sun, J. Park, F. OMahony, and C. Yue. A low-power, 20-Gb/s continuoustime adaptive passive equalizer. In Proc. of IEEE International Symposium on Circuits and Systems, volume 41, no. 9, pages 920–923, May 2005. [16] J. Hye-Yoon and K. Lee-Sup. A data-pattern-tolerant adaptive equalizer using the spectrum balancing method. IEEE Transactions on Circuits and Systems II:Express Briefs, 57(3):228–232, 2010. [17] H. Dongwoo, S. Saberi, C. Kwang-Ting, and CP. Yue. A two-tone test method for continuous-time adaptive equalizers. In Proc. of Design, Automation & Test in Europe Conference & Exhibition, pages 1–6, 2007. [18] A. L´opez-Martin, J. Ram´ırez-Angulo, R. Chintham, and R. Carvajal. Class AB CMOS analog squarer circuit. Electronics Letters, 43(20), 2007. [19] E. Guerrero, C. Gimeno, C. S´anchez-Azqueta, and S. Celma. Power comparator for continuous-time adaptive equalization in ethernet-based instrumentation. Measurement Science and Technology, 25(8), 2014. Ecualizadores adaptativos en tiempo continuo para comunicaciones multi-gigabit BIBLIOGRAF´ IA 33 [20] C. Gimeno, C. Aldea, S. Celma, and F. Aznar. Low-voltage low-power CMOS receiver front-end for gigabit short-reach optical communications. International Journal of Circuit Theory and Applications, DOI: 10.1002/cta.1819, . Ecualizadores adaptativos en tiempo continuo para comunicaciones multi-gigabit